一个基于QT的CPU、内存监控功能的控件,具有现实当前CPU使用率和内存使用率的功能
2022-08-01 01:59:32 4KB qt
1
CPU卡详细交易最全的指令流程_包括发卡_冲费_消费_圈存_圈提_取现_修改透支_读余额
2022-07-30 09:47:31 800KB CPU卡
1
本设计在RICSV的基础上用Verilog语言实现了流水线CPU设计,项目中包含了五级流水线各自的源文件和testbench文件。
1
清华大学电子系微机原理课程设计题目。4人合作完成。 包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。 Quartus仿真实现了32位RISC微处理器,支持数据处理(包括乘除法),数据传送,子程序调用,中断及跳转。时序仿真主频可达70MHz。 采用Tomasulo算法处理指令流水中的数据相关,并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。
2022-07-28 19:05:45 3.42MB Cache
1
修复win10 wsappx进程无法关闭 一直吃cpu的问题,另外修复win10输入法 没有候选框的问题 这个是win10的bug 使用方法,关闭 杀毒软件 双击 运行 修复,然后任务管理器结束掉 wsappx或者重启电脑 其他说明参考我都文章 https://dev.leiyanhui.com/c/120
2022-07-28 09:01:12 2.25MB win10
1
运算器设计包括六关 :8位可控加减法电路设计,CLA182四位先行进位电路设计,4位快速加法器设计16位快速加法器设计,原码一位乘法器设计,MIPS运算器设计 存储系统包括五关:MIPS寄存器文件设计,MIPS RAM设计,全相联cache设计,直接相联cache设计,2路组相联cache设计 单总线CPU包括六关:MIPS指令译码器设计,定长指令周期---时序发生器FSM设计,时序发生器输出函数设计,硬布线控制器组合逻辑单元,硬布线控制器设计,单总线CPU设计
1
主要介绍了Python获取CPU使用率、内存使用率、网络使用状态的相关代码,对此有需要的朋友一起测试下。
2022-07-22 12:00:25 31KB Python CPU使用率 内存使用率 网络状态
1
在运行复杂的Python程序时,执行时间会很长,这时也许想提高程序的执行效率。但该怎么做呢? 首先,要有个工具能够检测代码中的瓶颈,例如,找到哪一部分执行时间比较长。接着,就针对这一部分进行优化。 同时,还需要控制内存和CPU的使用,这样可以在另一方面优化代码。 因此,在这篇文章中我将介绍7个不同的Python工具,来检查代码中函数的执行时间以及内存和CPU的使用。 1. 使用装饰器来衡量函数执行时间 有一个简单方法,那就是定义一个装饰器来测量函数的执行时间,并输出结果:   import time from functools import wraps def fn_timer(func
2022-07-21 19:16:42 394KB cpu时间 python python函数
1
实时获取指定进程的内存和cpu占用情况,刷新频率为100ms,是为工程写的,为了测试有效抓的msn的内存和cpu信息
2022-07-21 16:19:42 12.94MB 获取指定进程 GetProcessId PdhAddCounte windows
1
单周期cpu的设计,trace和外设上板验证,完整的(.v文件),不过还是建议去看我的文章,链接如下: https://blog.csdn.net/qq_52399968/article/details/125880251
2022-07-20 18:06:05 9KB verilog 计算机组成原理
1