锁相环PLL资源大合集,包括架构理论和实践各方面
2021-05-21 17:02:45 185.05MB 锁相环 频率源
1
本次设计介绍了并网逆变器的数学模型、PQ 恒功率控制原理,搭建了 PQ 控 制模型,验证了 PQ 控制的运行特性,实现了有功无功功率的任意调节。
2021-05-20 10:48:11 28KB matlab PQ PLL 并网逆变器
1
锁相环DSP仿真程序,很经典:包括设计过程、与EXCEL的RTDX程序
2021-05-19 22:10:01 125KB 锁相环 DSP
1
三相数字锁相环pscad仿真 采用dq变换 PI控制
2021-05-19 15:52:57 24KB pscad 锁相环
1
这是ADF4351画好的PCB成品,有需要的可以下载。
2021-05-18 13:48:04 4.66MB ADF4351 锁相环 PLL
1
搭建的是SRF-PLL锁相环simulink仿真,实现了三相平衡情况下的稳态响应和暂态响应(电压跌落,相位突变),还有三相不平衡情况下的暂态响应,并对SRF-PLL工作原理进行了一定的分析。 内含mdl文件和m文件,压缩在一起了。m文件是画结果的波形图,可以自己添加到model properties下的StopFcn里面,把文件名字写在里面,这里m文件名字是plot_output,就输入plot_output;即可。 仿真是是用2016b做的,需要低版本的可以留言
2021-05-17 16:51:56 215KB SRF-PLL 锁相环 matlab仿真 单同步锁相环
1
数字锁相环设计源程序, PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上; 顶层文件是PLL.GDF
2021-05-15 17:48:12 118KB 数字锁相环设计源程序
1
基于锁相环的调制解调与MATLAB仿真实现
2021-05-15 09:07:02 1.42MB 锁相环 调制解调
在multisim中未集成pll的仿真模块,本文提供了在multisim中模拟pll的方法
2021-05-14 15:21:50 141KB multisim 锁相环 pll
1
使用verilog语言实现的FPGA数字锁相环(pll)
2021-05-14 15:16:26 198KB verilog fpga pll
1