Verilog HDL含有预置数、左移、右移和保持功能的8位寄存器工程实现
2021-12-21 12:02:56 5.75MB quartusII VerilogHDL
一般来说,LCD 模块的控制都是通过 MCU 对 LCD 模块的内部寄存器、显存进行操作来最终完成的;在此我们设计了三个基本的时序控制程序,分别是: 写寄存器函数(LCD_RegWrite) 数据写函数(LCD_DataWrite) 数据读函数(LCD_DataRead)
2021-12-18 23:53:38 108KB 内部寄存器 显存 时序
1
1.标准版麦轮小车源码寄存器版本程序例程
2021-12-18 19:03:18 5.07MB 麦克纳姆轮 麦轮小车 嵌入式 单片机
1
MPU6050寄存器中文版,对于学习单片机控制6轴运动处理组件有用。
2021-12-16 10:01:36 2.17MB MPU6050
1
ov5640各个模式下的寄存器设置. 1.isp部分设置 2.每个模式下的调整
2021-12-16 09:40:20 4.18MB ov5640 ov5640寄存器 rk3288平台ov
1
数电实验——8位寄存器源代码(VHDL)
2021-12-15 12:56:34 684B 8位寄存器源代码
1
个人写的LINUX平台下,命令行访问ethernet phy 的寄存器工具,驱动和硬件调试非常实用。具体使用如下: 打印寄存器:./mdio eth0 dump 修改寄存器:./mdio eth0 0x00 0x1200,修改0x00寄存器的值为0x1200
2021-12-15 10:40:16 2KB linux ethernet phy
1
正弦信号的matlab代码8位逐次逼近寄存器 工作流程: 在VHDL中设计一个简单的逐次逼近寄存器。 将代码导入Cadence中并生成符号。 设计一个8位SAR ADC的原理图。 用正弦波作为输入信号模拟电路。 将大约100m时间段的值导出为CSV文件。 将文件导入到matlab中,绘制波形。 获取输入数据的FFT。 应用汉宁窗以减少波纹。 8位ADC原理图 SAR的状态模型 产出 1. ADC的脚踏圈速仿真 2.带窗口的FFT
2021-12-14 20:52:06 364KB 系统开源
1
流密码 该存储库包含我最流行的流密码的实现-线性反馈移位寄存器( )。
2021-12-13 04:57:12 2KB Python
1
本软件为本人为了自己做嵌入式开发方便而利用业余时间写的小工具软件,相对于现有的其他寄存器位查看小工具增加了加、减、按位与、按位或和移位操作计算,并且添加了一键调出搜索引擎网址和google翻译网站,还添加了一键调出windows自带计算器功能,位嵌入式是开发提供了方便和节省了时间。 自己觉得好用,特来分享
1