用VHDL语言设计一个16进制加减计数器，计数方向可以由外界输入信号控制，带有清零和置位，输出除了包括计数值外还应包括进位和借位。
2020-04-28 21:22:41
571KB
1
Xilinx设计环境的详细介绍书籍，对Vivado开发环境进行了详细描述和介绍，可以使读者对FPGA的开发流程有深入的了解。Vivado的集成环境较为复杂，通过本书可以对此环境入门。
2020-01-13 03:03:39
64.88MB
1
FPGA设计技巧与案例开发详解第二版，内容丰满详细.以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
2020-01-12 03:13:15
142.61MB
1
国外FPGA经典教材：The design warrior's guide to FPGAs 中文翻译这本书对FPGA的介绍是相当全面而宽泛的，从FPGA的起源到基本原理，从FPGA的结构到设计流程，从FPGA的厂商到开发工具，几乎无所不包。作者在介绍这些概念时不时的穿插介绍了很多比较前沿的主题，比如说基于SystemC的设计流程（做FPGA的人很多，但我相信了解SystemC的一定还很少）。同时，作者也介绍不少FPGA设计开发中的技术细节，比如流水线、锁存器和时钟的一些相关问题。
2020-01-03 11:43:23
20.32MB
1
乘法器的设计思想，其实就是把乘法还原成加法来实现。注意一点，就是进入乘法器的数据和结果数据，要在正确的时间提取。乘法不能过快，要慢于计算周期。简单除法的思想，就是将除法，还原为减法的过程。
2020-01-03 11:29:35
304KB
1
非常好的工程实例，文档，代码，驱动都很详细！规模中等，非常适合大项目开发前的练手！
驱动程序 , 文档 , 源代码
2020-01-03 11:19:38
5.17MB
1