用Vivado IPI搭建的Zynq-7000 PS到PL通信过程,使用了AXI-ACP接口,利用AXI-DMA IP实现直接读写DDR的过程,软件可以配置传输尺寸,与AXI-HP不同的是,这个工程由硬件(PS的SCU单元)实现Cache一致性协议,因此软件方面得以简化。
2021-10-27 22:16:11 32.39MB Zynq; AXI-ACP; AXI-DMA
1
板卡启动
2021-10-25 21:00:59 21.41MB 硬件
1
《领航者ZYNQ之HLS开发指南V1.1.pdf》正点原子ZYNQ的HLS开发资料,非常好的ZYNQ资料,希望对你的工作学习有所帮助。
2021-10-24 16:32:40 12.01MB ZYNQ HLS 领航者 HLS
1
XC7Z020处理器,外扩DDR3 SDRAM,Winbond flash,eMMC,PHY等设计资源
2021-10-22 21:02:01 1.17MB XC7Z020 ZYNQ fpga 核心板原理图
1
zynq平台下,如何用硬件加速opencv图像处理的速度。 下载此文档,您将了解到: · 如何在Zynq-7000 All Programmable SoC中执行OpenCV应用。 · 如何重构一个使用I/O功能来封装加速器的OpenCV应用。 · 如何在加速器功能中, 通过替换为HLS综合视频库功能的方迅速加速OpenCV功能调用。 · 如何在Zynq ZC702参考设计中迅速将Vivado HLS建立的加速器功能集成到Vivado IP集成器中。
2021-10-22 11:29:37 2.88MB zynq opencv vivado hls
1
HLS#3 zynq读取BMP图片到内存,使用VDMA传输到HLS生成的sobel运算IP,输出24bit sobel结果黑白图像,通过video scaler放大到1280*720给HDMI输出
2021-10-20 18:33:36 121.45MB HLS ZYNQ
1
zedboard 按键中断程序,实现按键点亮LED
2021-10-19 15:47:56 81KB ISE14.4 zedboard 按键中断
1
data mover 仿真
2021-10-18 17:02:13 29MB fpga zynq
1
项目名: PYNQ分类-用于卷积神经网络的Zynq FPGA上的Python(Alpha版本) 简要描述;简介: 该存储库提供了一个快速原型框架,该框架是一个开放源代码框架,旨在使嵌入式卷积神经网络(CNN)应用程序可以在PYNQ平台上快速部署。 引文: 如果您使用此代码,请引用承认我们: @inproceedings{Wang_FCCM18, author={E. Wang and J. J. Davis and P. Y. K. Cheung}, booktitle={IEEE Symposium on Field-programmable Custom Computing Machines (FCCM)}, title={{A PYNQ-based Framework for Rapid CNN Prototyping}}, year={20
2021-10-17 19:02:16 29.91MB JupyterNotebook
1
2.2 空间数据质检与入库 入库方案定义 入库方案定义用于定义逻辑数据库的库体结构标准,入库方案是空间数据库质检的依据, 因此一般对空间数据库要求建立相应的库体结构标准。 建立库体标准后,在进行数据批量导入时,将根据导入数据源和入库标准相对应的映射 以实现外部数据源导入到逻辑空间数据库中。GIS 基础平台提供了逻辑数据库标准管理功能, 其窗体如下:
2021-10-14 20:14:48 5.97MB 一张图
1