搜索【vhdl语言】的结果

用Quartus2编的数字时钟(VHDL语言)

用Quartus2编的数字时钟 VHDL语言可以开始停止，清零，调整时间，还会整点报时

2019-12-21 20:27:56 347KB VHDL 数字时钟 Quartus2

1

基于VHDL语言的交通灯设计

含原理图和仿真图，VHDL语言的交通灯程序的课程设计

2019-12-21 20:27:18 431KB VHDL，交通灯

1

基于VHDL语言的出租车计费系统

基于VHDL语言的出租车计费系统一个字一个字码出来的课程设计报告代码全部经过调试了的可以自己运行应付课程设计的话直接改名字就行了！各种截图齐全

2019-12-21 20:24:04 767KB VHDL出租车计费系统

1

VHDL语言状态机举例（各种状态机非常详细）

多种状态机的经典例程夏尔型，米勒型，带同步复位的等等

2019-12-21 20:21:45 6KB VHGL 状态机例程

1

QuartusII.VHDL语言实现点阵倒计时&交通灯

用VHDL语言设计实现一个10 秒倒计时电路，要求使用8×8点阵显示计时结果。在QuartusII平台上设计程序和仿真题目要求。之后显示交通灯功能。

2019-12-21 20:19:48 807KB VHDL QuartusII 点阵倒计时 交通灯

1

vhdl语言写IIC接口程序

2019-12-21 20:15:00 226KB VHDL FPGA IIC

1

数字下变频DDC VHDL语言 FPGA

用VHDL编写的一个数字下变频，可供参考。

2019-12-21 20:14:46 2KB DDC VHDL FPGA

1

27个VHDL语言的实验程序和仿真图

EDA实验和毕业设计的同学应该用的到！！常见的都有

2019-12-21 20:14:27 1.22MB VHDL 仿真

1

BPSK的VHDL语言源代码

使用VHDL语言描述BPSK的调制与解调，采用DDS技术产生载波，已调通。

2019-12-21 20:09:24 900B BPSK，VHDL

1

数据采集系统设计用FPGA+程序代码

数据采集控制系统的设计与分析设计要求用一片CPLD/FPGA、模数转换器ADC和数模转换器DAC构成一个数据采集系统，并用CPLD/FPGA实现数据采集中对A/D转换、数据运算、D/A转换以及有关数据显示的控制。数据采集和控制系统是对生产过程或科学实验中各种物理量进行实时采集、测试和反馈控制的闭环系统。它在工业控制、军事电子设备、医学监护等许多领域发挥着重要作用。附加程序代码

2019-12-21 20:05:32 2.12MB 数据采集 FPGA VHDL语言

1

个人信息

热门下载

最新下载

其他资源