全相联cache设计 存储系统设计(HUST) 计算机组成原理
2021-05-05 09:00:57 1.49MB 全相联cache设计
1
这是一个用于cache命中率模拟的模拟器,他可以根据生成的trace文件,统计出这个程序的命中率
2021-05-02 19:39:18 163KB cache 模拟器 命中率
1
亲自测试,由于opencv4.5.1 1)boostdesc;2)vgg;  3)face ;4)IPPICV;5)FFMPEG等库文件下载不下来,导致编译失败,可以下载.cache,找到对应目录替换即可。编译不报错。
1
highly efficient LRU implementations for high associative cache memory
2021-04-29 09:01:35 658KB lru
1
nginx_cache_purge,用于清楚nginx缓存的小工具
2021-04-29 01:29:22 27KB nginx_cache_purg
1
cache命中率仿真 可实现直接映射 组相联映射 全相联映射 LRU替换 随机替换 FIFO替换
2021-04-29 01:28:59 56.89MB Cache
1
cache-verilog.zip是I-cache和d-cache的verilog实现
2021-04-26 14:00:14 6KB 硬件
1
一套cache仿真Verilog代码,很有用
2021-04-25 11:38:09 30KB cache VHDL
1
东华HIS用的Cache数据库的ODBC驱动,64位驱动
2021-04-22 09:09:08 2.72MB cache odbc 驱动 64位
1
jdbc方式连接cache的jar包
2021-04-21 20:00:33 333KB cache数据库
1