用vhdl语言编写的数字时钟，能调整时间，能定时间，还能设定闹钟，自己写的，绝对能用

基于VHDL的数字计时器的设计，可以分别计时计秒计分的时钟计数器

这是vhdl设计数字时钟设计，包括如何除去抖动，怎样去设计时钟等等

这是用VHDL编写的数字时钟代码，是本人自己写的，可能方法是比较简单的方法，但是基本符合了数字时钟的要求。上传的是整个工程文件。 实现显示“时－分－秒”、整点报时、小时和分钟可调等基本功能。电子钟的工作应该是在1Hz 信号的驱动下进行，这样每来一个该时钟信号，秒增加1 秒，当秒从59 秒跳转到00秒时，分钟增加1 分，同时当分钟从59 分跳转到00 分时，小时增加1 小时，但是需要注意的是，小时的范围是从0～23 时。

可以用FPGA实现数码管的时钟显示，并且可以通过按键校时

用VHDL写的多功能数字万年历，计时及年份

数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相 比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，数字时钟可 植入自动控制、测试等系统内部，作为系统的时钟源，可为系统提供定时信号或中 断控制的时间基准，具有广泛的用途。由于数字集成电路的发展使得数字时钟的精 度远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大大 地扩展了钟表原先的单一报时功能[4]。加入了一些诸如自动报时、定时闹钟等功能。 这些都是以钟表数字化为基础的。因此，研究数字时钟及扩大其应用，有着非常现 实的意义。

FPGA VHDL 数字时钟 FPGA VHDL 数字时钟

用VHDL硬件描述语言，在实验箱上设计多功能数字时钟，可以实现时间设置、闹钟设置、整点响铃的功能，并可以通过VGA接口将时间显示在外接显示屏上

用Quartus2编的数字时钟 VHDL语言 可以开始停止，清零，调整时间，还会整点报时