基于FPGA的fir滤波器设计，quartusii开发，包含说明文档和verilog代码。 采样频率为100K，基波为1000Hz，谐波为21KHz，截止频率为20K,滤波器的阶数为8

Quartus II 使用modelsim 过程 含testbench

#用于Quartus II 7.1 (32-Bit)： #用Quartus_II_7.1_b156破解器.exe破解C:\altera\71\quartus\bin下的sys_cpt.dll文件（运行Quartus_II_7.1_b156破解器.exe后,首先要点击“浏览”选中sys_cpt.dll，安装默认的sys_cpt.dll路径是在C:\altera\71\quartus\bin下，选中sys_cpt.dll后再点击“应用”。很多用户上来就点击“应用”，实际上并没有破解这个软件）。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 7.1的Tools菜单下选择License Setup，下面就有NIC ID)。 #在Quartus II 7.1的Tools菜单下选择License Setup，然后选择License file，最后点击OK。 #注意：license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。 #仅限于学习,不要用于商业目的! 严禁贴到网上！！！ #为了防止不合格的破解流行，影响客户的正常使用，我们在破解后的sys_cpt.dll里面加入了“骏龙科技已经确认”的防伪字样，客户如果用Windows系统自带的记事本打开sys_cpt.dll，在第一行会看到这行汉字。

针对传统出租车计费系统硬件电路复杂、资源扩展有限,不利于系统整体功能升级的缺点,为研究更适应现实需要的计价器设计需求,采用FPGA技术的设计方法,提出了一种更适应生活需求的车辆计费系统,其中包括系统的硬件设计、软件设计以及系统仿真测试。该计费系统应用自顶而下的设计思想,以FPGA芯片CycloneⅣ4CE115微处理器为核心,完善外围电路并进行扩展,通过Atera公司的QuartusⅡ软件,利用verilog语言编程,调用Modelsim仿真工具对系统各个模块进行综合仿真验证,重点对测试代码test-bench进行论述,最终将调试优化好的程序下载到FPGA芯片中模拟测试结果。实验结果表明:该系统完成了计程、计时、计费和译码动态扫描的功能,成本低,设计灵活,操作简单。研究认为,由于FPGA具有高密度、可编程及有强大的软件支持特点,通过修改Verilog语言,可扩展更多的计费系统功能,具有一定的实际应用价值。

matlab开发-连接到Quartusii的Matlab。使用QuartusII EDA工具的tcl脚本实用程序从Matlab GUI自动化设计流程

教你深入了解SignalTap 使用,应该对你有所帮助的

使用QUARTUSII做FPGA开发全流程,傻瓜式详细教程

使用QUARTUSII做FPGA开发的全流程，很详细，适合入门级~

1.使用下载包里的install安装程序，这个就不多说了，基本上都next 2.装好程序之后打开程序，第一个弹出窗口选择quartus2，第二个弹出窗口选择第三个（具体记不清了），差不多就是用哪种授权形式，出现弹出窗口后就不用动了。。。

QuartusII_11.0_x64破解器,完美破解64位WIN7、WIN8，本软件仅供学习交流，下载后请在24小时内删除，否则后果自负。