opencores 的SPI控制器IP核，有Verilog和VHDL两种语言的版本，带PDF说明文档，使用方便
2023-10-11 11:18:10
114KB
1
基于Xilinx （AMD）的Vivado 平台，使用FPGA实现的DDR控制器的工程源码：
1、对外接口打包成了FIFO，对DDR的操作时序大大简化；
2、含例化好了的DDR IP核（接口为native接口），以及示例工程自带的DDR仿真模型；
3、详细的设计源码（含注释），详细的仿真源码、仿真设置和仿真结果；
4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121841813》。
2023-08-16 20:53:03
37.21MB
1
基于Xilinx （AMD）的Vivado 平台，使用FPGA实现了的MIG IP核配置的工程源码：
1、成功例化并配置好了一个完整的MIG IP核（接口为native接口），及示例工程自带的DDR仿真模型；
2、可以直接对对其进行官方的示例工程仿真；
3、同时自己编写了一个简单的测试模块对MIG IP核进行读写测试，测试无误；
4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120479764》。
2023-08-16 20:22:00
232.31MB
1
此 license.dat文件中念有大量IP核的资源.
使用方法：
1、用记事本打开.dat文件。
2、开始->运行里输入 cmd 回车
3、输入 ipconfig /all 回车，找到你当前使用的网卡，查看mac address
4、将dat文件中的一串X用mac address替换。
5、打开quartus, 选择工具license setup, 在licese file: 选择.dat文件，注意不要有中文路径。
2023-04-15 00:51:45
19KB
1
本文介绍了基于Xilinx Vivado的DDR3 IP核扩展IP FDMA的使用详解。FDMA是一个定制的DMA控制器，基于AXI4总线协议。本文主要从IP的设置和使用两个方面进行了详细介绍，使读者能够更好地理解和应用该IP。通过使用FDMA IP，我们可以实现用FPGA代码直接控制DDR3存储器，从而提高系统性能。
2023-04-14 10:41:34
568KB
1
Verilog HDL (Hardware Description Language) 是一种硬件描述语言，可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性、数据流特性、结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。次例程是基于verilog HDL 的8051 IP核开发，很好的学习资料。
2023-04-06 15:59:19
298KB
1
快速傅立叶变换(FFT)作为时域和频域转换的基本运算，是数字谱分析的必要前提。传统的FFT使用软件或DSP实现，高速处理时实时性较难满足。FPGA是直接由硬件实现的，其内部结构规则简单，通常可以容纳很多相同的运算单元，因此FPGA在作指定运算时，速度会远远高于通用的DSP芯片。FFT运算结构相对比较简单和固定，适于用FPGA进行硬件实现，并且能兼顾速度及灵活性。本文介绍了一种通用的可以在FPGA上实现32点FFT变换的方法。
2023-03-21 11:07:18
7.98MB
1