基于Quartus II 2.0使用及三芯片验证电路实验 实验报告
2022-12-06 22:23:14 147KB Quartus II 三芯片验证
1
基于Quartus II 2.0半导体存储器原理实验
2022-12-06 22:22:49 230KB 组原 Quartus II
1
基于FPGA的波形发生器,可以产生正弦波、方波、三角波和PWM波,并支持开关切换模式,以及按键调解频率、相位和占空比的功能。
2022-12-02 11:45:14 28.56MB FPGA Verilog quartus
1
Quartus II LogicLock 使用教程,转自一个台湾论坛。
2022-11-18 17:22:11 573KB Quartus LogicLock Logic Lock
1
fpga计数器的quartus ii工程及其他文件
2022-10-09 20:45:12 3.06MB fpga verilog
1
通过按键控制ADC采集数据,采集到的数据先缓存到FIFO中,然后在通过FIFO发送到pc端串口猎人显示,仿真通过matlab生成正弦数据TXT文件,模拟生成sin曲线,且内部有对一些较难程序的说明和自我理解
2022-10-05 15:11:31 3.91MB verilog Quartus II
1
FPGA片内FIFO实例,对FPGA片内FIFO进行读写测试
2022-09-15 09:01:43 3.39MB 7系列fpga中flfo fpga fpga_fifo fpga_fifo实例
这是Quartus II 13.0的安装破解教程,通俗易懂,对初学者比较实际
2022-07-09 19:14:20 1.75MB Quartus II 1 安装破解教程
1
指导书Quartus II的详细教程,WPS PDF文档,教你对Quartus II进行使用
2022-07-09 15:25:53 3.73MB Quartus II 详细教程
1
1 引言   FIR数字滤波器能够满足滤波器对幅度和相位特性的严格要求,避免模拟滤波器的温漂和噪声等问题,具有精确的线性相位、易于硬件实现和系统稳定等优点,可广泛应用于现代电子通信系统。实际信号处理应用往往要求系统兼具实时性和灵活性,而现有设计方案(如DSP)则难以同时达到这两方面要求。而使用具有并行处理特性的FPGA实现FIR滤波器,具有很强的实时性和灵活性,因此为数字信号处理提供一种很好的解决方案。   在嵌入式导航计算机工程项目中,石英挠性加速度计的输出信号需进行数字滤波才能为导航计算机提供原始数据,为此需要设计一款FIR数字滤波器。这里使用MATLAB软件和Altera公司的FPG
1