数字逻辑课实验代码,时间为二十四小时制,包含调控时间,闹钟等功能。内附maxplus2安装包。
2021-05-31 16:36:28 192.6MB maxplus2 verilog
1
各种电子密码锁。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
2021-05-23 23:59:56 1.12MB 电子密码锁 单片机 MAXPLUS2 vhdl
1
maxplus2设计的电子钟,包含闹钟等模块,用动态扫描完成,希望对大家有用。
1
maxplus2免安装版,解压后就可以用
2019-12-21 22:09:46 34.85MB maxplus2
1
Max+plusII(或写成Maxplus2,或MP2) 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为:QuartusII,主要用于设计新器件和大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具(如原理图输入或硬件描述语言)建立设计,MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。
2019-12-21 21:19:32 16.52MB maxplus2
1
本模型机是一个8位定点二进制计算机,具有四个通用寄存器:R0~R3,能执行11条指令,主存容量为256KB。 1. 数据格式 数据按规定采用定点补码表示法,字长为8位,其中最高位(第7位)为符号位,小数点位置定在符号位后面,其格式如下: 数值相对于十进制数的表示范围为: -1≤X≤1―2―7 2. 指令格式及功能 由于本模型机机器字只有8位二进制长度,故使用单字长指令和双字长指令。 ⑴ LDR Ri,D 格式 7 4 3 2 1 0 0 0 0 0 Ri 不 用 D 功能: Ri←M(D) (2) STR Ri,D 格式 7 4 3 2 1 0 0 0 0 1 Ri 不 用 D 功能: M(D)←(Ri) (3) ADD Ri,Rj 格式 7 4 3 2 1 0 0 0 1 0 Ri Rj 功能: Ri ←(Ri)+ (Rj) (4) SUB Ri,Rj 格式 7 4 3 2 1 0 0 0 1 1 Ri Rj 功能: Ri ←(Ri)- (Rj) (5) AND Ri,Rj 格式 7 4 3 2 1 0 0 1 0 0 Ri Rj 功能: Ri ←(Ri)∧ (Rj) (6) OR Ri,Rj 格式 7 4 3 2 1 0 0 1 0 1 Ri Rj 功能: Ri ←(Ri)∨ (Rj) (7) MUL Ri,Rj 格式 7 4 3 2 1 0 0 1 1 0 Ri Rj 功能: Ri ←(Ri)× (Rj) (8) 转移指令 格式 7 4 3 2 1 0 0 1 1 1 条件 不 用 D 功能: 条件码 00 无条件转移 PC ← D 01 有进位转移 PC ← D 10 结果为0转移 PC ← D 11 结果为负转移 PC ← D ⑼ IN Ri,M j 格式 7 4 3 2 1 0 1 0 0 0 Ri Mj 其中M j为设备地址,可以指定四种外围设备,当M j=01时,选中实验箱的二进制代码开关。功能: Ri ← (M j) ⑽ OUT Ri,M j 格式 7 4 3 2 1 0 1 0 0 0 Ri Mj 当M j=10时,选中实验箱的显示灯。功能: (M j)← Ri ⑾ HALT(停机指令) 格式 7 4 3 2 1 0 1 0 0 0 不用 不用 功能: 用于实现停机。
1
移位相加8位硬件乘法器的 VHDL代码实现
2019-12-21 19:45:00 230KB vhdl语言设计,maxplus2 开发环境
1
本资源是自带MaxPlusⅡ 学生练习版本安装包,您也可自行下载Full版本。本资源自带破解版License,简单易用!!!Windows全平台可用哦,License 安全有效,欢迎下载!!!
2019-12-21 19:30:41 50.33MB MaxPlusⅡ; 数字逻辑
1