verilog测频率,已仿真,注释具体,结构简单
2022-03-29 10:56:22 1KB verilog 测频率 FPGA 代码
1
Xilinx最新官方培训视频教程:How-to-Convert-ASIC-Code-to-FPGA-Code 本课程由Part1和Part2组成,每部分的全套资料包括3部分:视频+PPT+语音脚本,是最新的技术,Xilinx专家亲自讲解,可以反复观看,适合中国工程师和中国的学生朋友们,是非常棒的资料,强烈推荐哦!!! 工程师 , 技术 , 培训 , 视频教程 , 中国
2022-02-25 15:05:22 18.55MB Xilinx 官方培训视频教程 ASIC代码 FPGA
1
基于FPGA的max197代码 max工作原理 基于FPGA的设计思路
2022-01-08 00:24:51 88KB FPGA 代码
1
zhe shi FFT suan fa xiang guan FPGA dai ma
2021-12-29 13:33:47 8.69MB FFT FPGA代码
1
优化:拆分大计数器成几个小计数器(异步复位) fmax = 253.872 MHz if (cnt == 10’d639) ↓ if (cnt_high == 3’d7 && cnt_mid == 3’d7 && cnt_low == 4’d9)
2021-12-07 18:12:48 1.7MB fpga
1
ov5640的DVP接口FPGA代码与IIC驱动
2021-12-03 16:56:58 166KB ov5640 fpga xilinx
1
最简单的FPGA代码,闪灯,适合入门者,或FPGA管脚焊接测试。
2021-11-24 14:07:45 226KB LED灯
1
在FPGA平台下实现UDP网络传输,代码用的verilog,比较详细,值得一看,提供给需要的同志们。仅供参考。
2021-11-04 11:37:31 637KB UDP 千兆网 verilog FPGA
1
网上找了一堆BT656的代码,没有一个能完全跑通的,代码还复杂得不行。只好自己做了一个,做好了才发现,代码其实可以很简单的 ;-) Altera的EP2C5Q208C8芯片上跑通,后端接tw2880芯片输出上TV,进行验证无误。 i_pclk是27Mhz输入时钟,o_pclk是27Mhz输出时钟;i_clkin是笔者用的开发板50Mhz时钟,只用于生成稳定的复位信号。 看不太懂得同学,看代码时请多注意笔者的注释,应该就没有什么问题。
2021-11-01 09:48:19 2KB BT656 FPGA colorBar verilog
1
1553B代码,欢迎大家下载!1553B代码,欢迎大家下载!1553B代码,欢迎大家下载!
2021-09-16 10:43:18 142KB 1553B 代码
1