本文简要介绍了在FPGA中实现全数字锁相环(DPLL)的原理与方法，以解决在同步串行数据通信时的同步时钟不稳定时的快速恢复问题； 并重点介绍了采用可控模数分频器实现的数字锁相环中宽频带捕获的方法与实现过程。
2024-03-01 15:29:03
81KB
1
介绍了锁相环的原理以及Freescale 公司的锁相环频率合成器件MC145151- 2 的主要特点，给出了MC145151- 2 和ICL8038 低频锁相环函数发生器的工作原理、设计思想、电路结构、模块设计方法及其电路原理图。
2024-03-01 15:24:08
468KB
1
一种基于FPGA的三相锁相环设计方法，汪志勇，舒泽亮，提出了一种可编程逻辑门阵列(FPGA)实现锁相环的设计方法。介绍了包括鉴相器(PD)、环路滤波器(Loop Filter)和压控振荡器(VCO)等在内的锁相�
2024-03-01 15:20:34
542KB
1
针对常用的基于瞬时无功功率的谐波检测法计算量大、矢量变换复杂、实时性差、鲁棒性弱等问题,提出了一种基于反馈和高性能低通滤波器的无锁相环ip-iq检测新方法。该方法通过预设变换矩阵的频率实现谐波和基波电流的检测,无需坐标变换和锁相环;采用基波电流反馈技术,减小了检测误差及动态响应时间;采用低通滤波器和均值滤波器级联组成高性能低通滤波器,提高了谐波和基波检测的精度和响应速度。该方法适用于单相电路、三相三线制电力系统、三相四线制电力系统的谐波和基波电流检测。
2024-02-27 23:43:30
249KB
1
内容：二阶数字锁相环的FPGA实现工程文件
仿真平台：Vivado 2018.3
各模块：数字鉴相器（乘法器+低通滤波器），环路滤波器，压控振荡器
主要使用IP核：Multiplier，FIR Compiler，dds_compiler
注：仿真时，testbench文件中，输入数据文件目录：$readmemb("D:/FPGA_Project/04_FSK_System/PllTwoOrder/din.txt", memory);
改成自己电脑对应文本文件的目录
2023-12-13 21:25:59
23.24MB
1
锁相环PLL相位噪声仿真代码，汇总，教程phase noise
1.文件夹里面各个文件作用（包括参考书PLL PHASE NOISE ANALYSIS、lee的射频微电子、以及前人留下的matlab文件还有一份前人留下的 大概的PLL相位噪声仿真过程）
2.展示各个模块的各种类型噪声处于环路中的位置以及其传递函数。
3.各个模块的相噪仿真方法（VCO仿相位噪声） 4.给出如何从cadence中导入数据至matlab(.CSV文件)
5.给出matlab相位噪声建模程序
2023-08-14 18:03:23
145KB
1
鉴频鉴相器是电荷泵锁相环的关键模块。死区表征鉴频鉴相器对两个输入信号最小相位差的鉴别能力，会使锁相环的杂散特性恶化，是鉴频鉴相器主要的设计考虑之一。基于TSMC 0.18 μm RF CMOS工艺，设计了一款具有新型延时单元的无死区鉴频鉴相器。该延时单元基于传输门及反相器设计，利用3位数字控制，实现8种不同的复位延时，可灵活配置，有效消除死区。其具备占用面积小、结构简单、易扩展和易移植等特点。仿真结果表明，设计的鉴频鉴相器具备消除死区的能力，能够应用于锁相环电路。
2023-05-18 15:10:11
585KB
1
本书是锁相环技术领域的经典著作，在前两版的基础上进行了大幅的改写和扩充。不仅对传统锁相技术重新进行了更深入的考察并增加了许多从未发表的新内容，反遇了近年来最新技术进展。本书的重点是讲解基本原理，同时详细介绍了频率捕获、电荷泵锁相环等热点应用问题。本书主要适用于通信电子行业的工程技术人员以及高等院校相关专业师生。
2023-05-15 14:36:31
31.53MB
1