山东大学计算机组成原理复习资料与实验课设源码.zip
2021-12-24 22:32:34 51.99MB 山东大学计算机组成
1
HUST-OS-实验 必须在2018年Spring进行操作系统实验。 更新:在此仓库中添加夏季任务。 环境 gcc version 5.4.0 20160609 (Ubuntu 5.4.0-6ubuntu1~16.04.9 in Windows Subsystem Linux) Thread model: posix 文件 实验室目录 每个独立于其他实验室的代码,这些代码的可执行文件和一些测试文件 .vscode 在vscode-windows上运行linux c代码的配置 细节 实验1: 使用管道在两个过程之间传输数据。 实验2: 使用信号量来同步线程的行为。 实验3: 使用共享内存和信号量让两个进程按顺序复制数据。 labextra: 模拟linux基本功能'ls'。 实现的扩展参数: 指定路径 -l -lR lab_tinyOS TinyOS实验室包含几个部
2021-11-27 17:57:17 41.69MB 系统开源
1
平衡二叉树的实现广工数据结构课设源码加报告,实现完整。
2021-11-18 08:50:45 150KB 数据结构 课程设计 C语言
1
北航 P0:零件及状态机设计(Logisim) 课下测试:构建CRC校验码计算电路,ALU,正则表达式匹配 课上测试:Logisim完成部件及FSM设计 P1:零件及状态机设计(Verilog-HDL) 课下测试:实现splitter,ALU,格雷码计数器,合法表达式识别,走迷宫 课上测试:Verilog-HDL完成部件及FSM设计 P2:汇编语言 课下测试:矩阵乘法,排序,回文串判断 课上测试:选择题+编程题 P3:Logisim开发单周期CPU 课下测试:完成支持7条指令的单周期CPU设计 课上测试:补充指令 P4:Verilog开发单周期CPU 课下测试:完成支持7条指令的单周期CPU设计 课上测试:补充指令 P5:Verilog开发流水线CPU(1) 课下测试:完成支持10条指令流水线CPU设计 课上测试:流水线工程化方法 P6:Verilog开发流水线CPU(2) 课下测试:完成
2021-10-31 20:43:53 127KB Verilog
1
Subway-Line-Query-System 包括最少换乘、最少用时、最少停站的地铁路线查询小系统(年久失修的小课设) USAGE 基于Python(Python 2.7.5),包括广度优先遍历实现最少停站,DIJKSTRA实现单源最短路径,相交矩阵配合BFS实现的最少换乘算法。 ####运行实例
2021-10-13 19:14:12 449KB Python
1
web jsp课设 班级新闻管理系统 包括管理后台
2021-08-12 13:04:05 3.56MB jsp web 新闻管理系统
基于java的俄罗斯方块源代码(jar包)
2021-08-12 09:11:26 40KB java 俄罗斯方块 jar
桂林电子科技大学计算机组成原理课设,A类题目的实现;使用MAX+plus Ⅱ实现,完整代码+报告。
1
人力资源管理系统,一个类似于招聘平台的、多个企业共享优秀人力资源的管理系统,服务于与我们合作的企业圈。附录含源码,亮点在于需求分析说明书和模糊查询。
2021-07-05 18:02:59 1.15MB 数据库管理系统 人力资源管理系统
1
计算机科学与技术专业指令系统设计大作业,cop2000实验软件。设计指令系统并实现了乘法,快速幂,冒泡排序。
1