设计一个支持以下 28 条指令的包含取指、译码(取操作数)、执行、访存、 写回五个工作周期的五级流水多周期 CPU。能够处理数据相关的冲突,能够处理 分支延迟。
2021-06-22 09:33:56 246KB mips cpu 仿真器
1
计算机硬件综合课程设计报告完整版,老师评价为优秀,可直接使用。
2021-06-14 05:09:25 432KB 计算机硬件
1
合肥工业大学 系统硬件综合设计 计算机组成原理 含源代码 带注释
1
系统硬件综合设计 设计并实现一个多周期和流水CPU。 1.若干段流水、可以处理冲突。 2.三种类型的指令(R类,I类,J类指令)若干条。 3.CPU指令集(MIPS、ARM、RISC-V等均可)不限
2021-04-29 01:36:31 208KB 系统硬件综合设计 MIPS 流水线 CPU
1