IEEE Standard Verilog Hardware Description Language IEEE_Verilog_2001

中国航天科工集团第二研究院内部关于FPGA硬件描述语言编程准则, 包括：规范性引用文件；术语和缩写；一般要求；基本编程准则；RTL编程准则等等 主要描述的是VHDL及verilog语言的应用； 目的在于：大家共同学习、探讨关于语言的标准应用，不涉及商业应用的版权及商业的纠纷；

在有限域上的模算术运算中，乘法运算最基础且最耗时，因此为提高公钥密码体质的运算速度，设计出运算速度快、消耗时间少的模乘法器非常关键。该文设计出进位保留Barrett模乘法器，乘法部分利用进位保留乘法器，求模运算部分利用Barrett约减运算，用硬件描述语言进行FPGA设计与实现，避免了除法运算。对于192位的操作数，完成Barrett模乘需要约186个时钟周期，计算速率可以达到269.17 Mb/s。

数字电路软件实验：第四章 硬件描述语言VHDL.ppt

数字电路：2 .逻辑代数与硬件描述语言基础.pdf

数字电子线路基础：第二章 逻辑代数与硬件描述语言基础.ppt

数字电子技术：逻辑代数与硬件描述语言基础.ppt

该书为verilog大师级人物的著作，相信对verilog的初学者和工程技术人员有很大帮助!

经典verilog程序与测试仿真程序，非常适合各类选手积累经验。 从简单的加法器到各种计数器、状态机、编码器，还有交通灯控制器等实例，种类繁多，应有尽有。

硬件描述语言(HDL)类似于计算机高级程序设计语言(如C语言等),它是一种以文本形式来描述数字系统硬件结构和功能的语言,用它语言可以表示逻辑电路图、逻辑表达式，还可以表示更复杂的数字逻辑系统所完成的逻辑功能(即行为)。人们还可以用HDL编写设计说明文档，这种文档易于存储和修改，适用于不同的设计人员之间进行技术交流，还能被计算机识别和处理,计算机对HDL的处理包括两个方面:逻辑仿真和逻辑综合。