低压差线性稳压器（LDO）的优点之一是它们能够衰减开关模式电源产生的电压纹波。这对锁相环（PLL）和时钟等信号调节器件在内的数据转换器尤为重要，因为噪声电源电压会影响性能。我的同事Xavier Ramus在博客中介绍了噪音对信号调节设备的不利影响：减少高速信号链电源问题。然而，电源抑制比（PSRR）仍然通常被误认为单一的静态值。在这篇文章中，我将尝试说明什么是PSRR以及影响它的变量有哪些。 　　什么是PSRR？ 　　PSRR是许多LDO数据手册中的公共技术要求。它规定了某个频率的AC元件从输入到LDO输出的衰减程度。公式1表示PSRR为： 　　该等式告诉您衰

上面一节讨论的是直流DC电源抑制比。实际的应用电路中，运放的电源电压可能是不变的。下面就来分析另一个关键的参数，运放交流电源抑制比AC-PSRR。这个参数相对在实际的应用电路中显得更有价值，却时常被我们忽略。

设计了一种可用于射频前端芯片供电的高电源抑制比（PSR）无片外电容CMOS低压差线性稳压器（LDO）。基于对全频段电源抑制比的详细分析，提出了一种PSR增强电路模块，使100 kHz和1MHz处的PSR分别提高了40 dB和30 dB；加入串联RC补偿网络，保证了电路的稳定性；在LDO输出至误差放大器输入的反馈回路引入低通滤波模块，降低了由于输出端接不同负载对反馈回路的影响。电路采用UMC 65 nm RF CMOS工艺进行设计和仿真，整个芯片面积为0.028 mm2，仿真结果表明，本文设计的LDO的相位裕度为86.8°，在100 kHz处，PSR为-84.4 dB，输出噪声为8.3 nV/[Hz]，在1 MHz处，PSRR为-50.6 dB，输出噪声为6.9 nV[Hz]，适合为噪声敏感的射频电路供电。