介绍乘法器的设计,可以看看哦,主要是关于定点和浮点的问题
2021-04-27 13:20:04 1.74MB verilog
1
舍入过程中可以使用直接choping和就近舍入,考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。
2021-03-24 14:18:36 7.18MB VerilogHDL 浮点乘法器 Modelsim Quartus_ii
1
32位单精度浮点乘法器的FPGA实现,帮助你如何通过FPGA实现32位单精度浮点乘法
2019-12-21 21:04:57 174KB 浮点 乘法器 32位 单精度
1
代码很全面,准确度高,可以在板上实现。
2019-12-21 20:16:25 530KB FPGA
1