非常经典的一款分频程序，绝对实用
功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。
其中F_DIV为分频系数，分频系数范围为1~2^n (n=F_DIV_WIDTH)
若要改变分频系数，改变参数F_DIV或F_DIV_WIDTH到相应范围即可。
若分频系数为偶数，则输出时钟占空比为50%；
若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分
频系数（当输入为50%时，输出也是50%）。
2021-04-16 15:29:42
2KB
1
任意分频的verilog 语言实现(占空比50%)
1. 偶数倍（2N）分频
2. 奇数倍（2N+1）分频
3. N-0.5 倍分频
4. 任意整数带小数分频
2012-12-11 00:00:00
82KB
1