数字钟-74ls163-数字闹钟multisim仿真源文件,multisim10及以上版本可以正常打开仿真
在校大学生,电子设计自动化,Vivado代码人
2021-06-22 09:05:30 669.22MB FPGA Vivado 电子设计自动化 数字闹钟
1
带时校功能的数字闹钟 数电课程设计 数字电路课程设计 带时校功能的数字闹钟 数电课程设计 数字电路课程设计
1
基于SOPC技术实现数字闹钟,本实验指导书演示了NiosII系统的硬件设计,软件设计,能实现一个电子钟功能。 本实验在前面实验的基础上,同学已经能熟练的使用QuartusII软件和模块化输入方法。 本实验主要包括SOPC Builder,NiosII IDE,QuartusII的使用,主要目的在于指导同学学习如何定制一个NiosII硬件系统和如何在此基础上编写软件程序。
2021-05-25 17:54:51 351KB sopc vhdl 闹钟
1
基于VHDL的数字闹钟设计 随着EDA技术的发展和应用领域的扩大与深入EDA技术在电子信息、通信、自动 控制及计算机应用领域的重要性日益突出。EDA技术就是以计算机为工具设计者在EDA 软件平台上用硬件描述语言HDL完成设计文件然后由计算机自动地完成逻辑编译、 化简、分割、综合、优化、布局、布线和仿真直至对于特定目标芯片的适配编译、逻 辑映射和编程下载等工作。本设计介绍了基于VHDL硬件描述语言设计的多功能数字闹 钟的思路和技巧并在Quartus II开发环境中编译和仿真所设计的程序并逐一调试验 证程序的运行状况。仿真和验证的结果表明该设计方法切实可行该数字闹钟可以实 现调时定时闹钟功能具有一定的实际应用性。
2021-03-02 17:19:28 5.04MB VHDL
1
数字电路课程设计之数字闹钟课程设计 数字电路课程设计之数字闹钟课程设计
2020-01-04 03:14:59 80KB 数字电路课程设计
1
数字闹钟 数电课程设计 各模块介绍 原理介绍
2019-12-30 03:02:30 760KB 数字闹钟 数电课程设计
1
可以实现 计时功能,跑表功能,闹钟定时,计时调节,跑表调节,用Verilog编写,动态数码管显示,本人已经实际验证过了,在本人的开发板上 运行的非常完美
2019-12-21 21:58:58 1.51MB 数字闹钟
1
CodevisionAVR项目,带proteus仿真,使用avr mega16单片机、lcd显示屏、ds1306和温度传感器,有完整的项目文件
2019-12-21 20:43:30 421KB 单片机 AVR proteus
1