2.2 Verilog语言简介
Verilog 与 VHDL 是世界上最为流行的两大硬件描述语言,主要以文本的形式描述数字
电路的硬件结构,两种语言均为 IEEE 标准。最早出现的 VHDL 语言是由美国军方开发出
来的,但是后来出现的 Verilog 虽然出现较晚,但其简单易学的有点深受开发人员喜欢,
并逐渐成为主流语言。由于 VHDL 语言严谨的性质,全世界仍有一些大学和军工类公司在
坚持使用 VHDL 语言,绝大部分的开发人员选择 Verilog 作为主要语言进行开发设计。同
时随着开发环境对 SystemVerilog 支持的不断完善,Verilog 也变得越来越强大,但是并不
能完全取代 VHDL,某些特殊的地方只能用 VHDL 进行描述。
2022-04-12 10:08:19
2.58MB
目标追踪
1