端口设置工具,可以将串口号转换成其他号 如将com1口设置成com3口,以满足程序需求

为解决现有采集存储系统不能同时满足高速率采集，大容量脱机且长时间持续存储的问题，设计了一种基于SATA硬盘和FPGA的数据采集和存储方案。本设计由AD9627转换芯片，Altera Cyclone系列FPGA，JM20330串并转换双向桥接芯片完成硬件架构，由Verilog HDL语言编程实现软件架构，直接使用FPGA编程实现数据的多通道分配和磁盘阵列控制，分时处理A/D芯片采集到的高速率大容系量数据，再由串并转换芯片将目标数据存入串口SATA硬盘。实验结果表明，在150 MHZ的采样频率下，设计前端对中频10 MHz、带宽10 MHz的线性调频信号进行高速数据采集，设计后端能将采得的高速并行数据进行脱机、高速的大容量数据存储。与以往数据采集存储统相比较，基于FPGA的SATA硬盘数据采集存储技术，缩短了专用SATA硬盘控制器的开发周期，减轻了系统内部的存储压力，提升了数据的存储速度，安全性和强抗干扰性，实现了长时间、大容量的数据存储。

EDA C

4位串并转换器

针对模拟信号在传输介质中优于数字信号，而设计数模转换模块。首先用System View对DAC模块进了仿真。然后设计的D/A转换的硬件电路。通过设计了一个前置的串并转换电路，不仅可以实现8位并行数字信号的D/A转换，还可实现8位串口输入数字信号的D/A转换。

串并转换用VHDL实现 简单易懂 带FIFO各种转换

对输入数据进行串并转换，是一个完整的工程文件夹。

本文章是关于FPGA之串并转换。

实用的串并转换模块，添加了奇偶校验码的检测功能，如果出现误码现象将会报警输出。

使用了vhdl语言实现了数据的串并转换，以及并串转换，包含代码，代码易懂，适合初学者学习。