本课程设计是《数字集成电路设计》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。

译码器设计 一、实验目的: 1、通过3-8译码器的设计，让学生掌握组合逻辑电路的设计方法。 2、掌握组合逻辑电路的静态测试方法。 3、初步了解可编程器件设计的全过程。 二、实验要求: 1、采用原理图输入设计。 2、采用quartusii自带仿真工具进行波形仿真。 3、连线并下载程序到实验平台，进行硬件验证。 三、实验原理: 3-8译码器工作原理如下: 当一个选通端(G1) 为高电平，另两个选通端((G2A)和/(G2B) 为低电平时，可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。 3-8译码器的作用: 利用G1、 /(G2A)和/(G2B)可级联扩展成24线译码器;若外接-一个 反相器还可级联扩展成32线译码器。若将选通端中的一个作为数据输入端时，74LS138 还可作数据分配器。 四、实验过程及结果 1.根据译码器的原理，设计原理图，在quartus ii中画出原理图; 2.对原理图进行编译; 3.利用quartusii 自带的仿真软件进行仿真;

基于PSoc的38译码器的工程文件，适合初学者直接下载学习使用

38译码器，分别用case语句和if语句编写，均已通过仿真验证，并附有仿真波形图。