搜索【FPGA、Verilog】的结果

bitonic双调排序算法，包括c代码和verilog实现也可以到我的github页面下载 https://github.com/tishi43/bitonic_my https://github.com/tishi43/bitonic_verilog

2021-07-01 09:05:47 11.71MB bitonic fpga verilog 排序

1

基于FPGA的视频监控系统.pdf

本系统在边缘检测部分能够实现的功能就是，首先系统需要从外部存储器SDRAM 中读取图像数据，这些读取的数据就是接下来进行边缘检测的原始数据，然后利用 Sobel 算子的 3×3 矩阵模板，对图像的各个像素点进行卷积计算，然后通过设定阈值，来判断该像素点是否是该图像的边缘，最后将判断的结果，也就是图像的边缘数据传输到 VGA 接口的液晶屏中进行显示。边缘检测是实现图像分割、目标区域识别和区域形状提取等图像处理技术的基础。通过计算图像灰度分布的梯度可以反映出图像灰度的变化情况。

2021-06-30 19:08:16 2.54MB FPGA Verilog Sobel Robert

1

基于FPGA的直方图统计--hist.rar

基于verilog的直方图统计，不使用ramip，自行编写ram模块方便好用输入sclk像素时钟，输入clk_ram二倍频在一个像素时钟内实现读取和加一存入，在帧间实现清零第一帧无效输入灰度级10bit，最高统计384*288阵列可改参数可根据自己需求修改

2021-06-29 19:26:19 1KB FPGA verilog 直方图

1

DS18B20测温芯片控制逻辑

用于控制DS18B20芯片的FPGA代码。适用于单个芯片的操作。

2021-06-23 17:29:01 13KB DS18B20 测温芯片 FPGA Verilog

1

FPGA verilog

FPGA 电子琴 Verilog代码资源：单按键，蜂鸣器按一下音调会改变一次 1 2 3 4 5 6 7循环

2021-06-22 10:18:18 4.52MB BEEP FPGA

1

出租车.zip

1、能够实现计费功能：费用的计算是按行驶里程收费，设出租车的起价为5.00元，当里程小于3km时，按起价计算收费；当里程大于3km时每公里按1.3元计费。等待累计时间超过2min，按每分钟1.5元计费。所以总费用按下式计算：总费用＝起价费＋（里程－3km）×里程单价＋等候时间×等候单价 2、能够实现显示功能： ① 显示汽车行驶里程：用四位数字显示，显示方式为“XXXX”，单位为km。计程范围为0～99km，计程分辨率为1km。 ② 显示等候时间：用两位数字显示分钟，显示方式为“XX”。计时范围为0～59min，计时分辨率为1min。 ③ 显示总费用：用四位数字显示，显示方式为“XXX.X”，单位为元。计价范围为999.9元，计价分辨率为0.1元。

2021-06-22 10:10:05 2.08MB FPGA verilog 出租车

1

基于FPGA的数字钟开发

基于Altera Cyclone IV 系列FPGA开发的可设定时间的数字钟，利用开发板板载的数码管以及按键实现时间的显示和设定。

2021-06-22 03:47:35 3.81MB FPGA verilog

1

verilog 加法器减法器代码

最近做项目用到的，真实可用

2021-06-21 18:07:27 293B fpga verilog

1

uart_drive.rar

2021-06-21 10:01:23 42.01MB FPGA、verilog

1

Keyboard.zip

采用的是4*4矩阵键盘，每按下一个键数码管会显示当前按键的值，依次循环左移显示。

2021-06-17 18:05:06 759KB 矩阵键盘 FPGA verilog

1

个人信息

热门下载

最新下载

其他资源