proteus设计与仿真 数字钟的设计本次数字时钟电路采用AT89C52单片机作为控制核心,使用按钮设计控制电路,结合DS18B20传感器、LMO16L液晶显示模块和排阻实现时、分、秒、温度的显示,采用扬声器实现闹钟功能。硬件电路设计主要包括中央处理单元电路、键盘扫描电路以及闹钟电路。软件程序设计则采用汇编语言实现。本设计实现了显示时间、调整时间、闹钟定时等功能,达到了设计的要求和目的。并在Proteus软件上进行了仿真和调试
2022-04-03 13:12:49 195KB 数字钟 proteus
1
六位数码管显示,实现分,时可调,秒可清零,闹钟两个,页面切换,使用定时器写的,可以调整速度。(因编写需要,时间走得很快)
2022-04-01 08:45:01 5KB c语言 万年历 51单片机
1
因工作中开发系统需要使用到日历程序,但网上下载的日历插件,往往无法方便地辨别日数,所以自己写了一个傻瓜式的日历程序,供有需要的同行们使用。 程序简单、清晰,便于在源代码上作二次修改。 由于是个人的作品,如有错误的地方,请自行修改及通知作者修改,谢谢!
2022-03-30 22:30:40 138KB php 万年历 日历 源码
1
现场可编程门阵列(Field Programmable Gate Arrays,FPGA)是一种可编程使用的信号处理器件。通过改变配置信息,用户可对其功能进行定义,以满足设计需求。通过开发,FPGA能够实现任何数字器件的功能。与传统数字电路相比,FPGA具有可编程、高集成度、高可靠性和高速等优点。   1 数字钟总体设计   本文以FPGA平台为基础,在QuartusⅡ开发环境下设计开发多功能数字钟。数字钟实现的功能如下:   1)计时功能:进行正常的时、分、秒计时,并由6只8段数码管分别显示时、分、秒时间。   2)校时功能:当时校时按键按下时,计时器时位迅速增加,并按24小时循环;
2022-03-29 23:31:56 187KB 基于FPGA的多功能数字钟设计
1
多历法,画面精致,简单明了,绝对不错。。。。。
2022-03-28 21:46:52 8KB 万年历
1
本文档基于vhdl设计数字时钟并且带有置数和闹钟功能。
2022-03-26 12:54:31 1.16MB vhdl 数字钟
1
单片机万年历设计含程序和原理图以及PCB文件.rar
2022-03-25 15:19:23 559KB 万年历
1
数字钟 可调时调分 调闹铃 可以实现一般闹铃的所有功能
2022-03-24 11:25:15 2.76MB vhdl 数字钟 程序 代码
1
简洁易用的JavaScript万年历,带农历
2022-03-23 18:46:52 8KB 万年历
1
基于51单片机的计算器与万年历设计,通过矩阵按键实现计算器加减乘除基本运算,结果通过lcd1602显示,同时ds1302模块提供时间,并且时间可通过按键进行修改
2022-03-23 17:12:18 852KB 51单片机 万年历 计算器 原理图
1