本人初学者刚完成用verilog HDL 编写的等精度频率计，用Quartus II 8.1 编译仿真通过，愿与大家共同学习。
2021-10-16 19:39:42
458KB
1
以普中A2开发板为硬件平台，采用测频法和测周法设计的频率计，可以实现低频测周法，高频测频法自动切换，误差控制在2%一下，量程在10-10k，采用LCD1602进行显示，附带c语言和汇编两个版本，汇编性能更加优秀,量程更大
2021-10-13 20:02:04
1.93MB
基于Xilinx FPGA的频率计Verilog代码，频率计显示使用6位数码管，测频范围10Hz至100MHz，有1秒、0.1秒、0.01秒三档，档位选择通过复位按钮复用选择。
2021-10-11 20:46:33
164KB
1
通过设计基于51单片机的数字频率计数器，要求实现对于不同频率的各类信号进行频率测量。本课题要求设计数字频率计数器的硬件电路和相应的软件程序，并相互配合完成指定的功能与指标。
2021-10-09 20:58:56
14KB
1