pcie英文原版协议，略作标注，看的时候可删除。

找了好久也找不到ad格式PCIEx4的座子封装，自己根据手册画了，里面有64PIN的座还有金手指还有3D封装

CI Express（简称PCIE）总线是PCI总线的串行版本，其采用多对高速串行的 差分信号进行高速传输，每对差分线上的信号速率可以是1代的2.5Gbps、2代的 5Gbps以及现在正逐渐开始应用的3代8Gbps。 PCIE标准是由PCI-SIG组织制定，自从推出以来，1代和2代标准已经在PC和 Server上逐渐普及，用于支持高速显卡以及其它接口卡对于高速数据传输的要求。 出于支持更高总线数据吞吐率的目的，PCI-SIG组织在2010年制定了PCIE 3.0，即 PCIE 3代的规范。

设置PCIE 的 去加重（de-emphasis）和前冲（preshoot）8GT/s 一致性眼图测试（Compliance Eye 8GT/s，Test 1.4） 该项测试的目的是验证被测系统的信号眼图的眼高和眼宽等是否满足CEM 规范的要求。 使用的码型为128B/130B 编码格式的一致性测试码型（compliance pattern）。由于Tx 发送端 波形有11 种preset，CEM 规范要求只要有一种 preset 码型（可选择一种最好的码型）通过 即可，可以任意选择preset 等于 1 或者7 或者 8 的码型进行测试，如果三种 preset 所对应的 码型都不能够通过，那么则需要继续测量余下的其它 preset 对应的码型，直到有通过为止， 否则需要将所有的 preset 对应的码型都测完以确定眼图测试是否通过。规范要求示波器一次 至少采集约1.5M 个UIs（比特位）进行测试，如果示波器采样率设置为 40GS/s，则需要采 集约8M 个数据点进行测试

phy-interface-pci-express-sata-usb30-architectures-3.1 v5.2.

PCIE接口的PCB设计图，包含尺寸结构和layout的参考设计

fpga-drive-aximm-pcie-2018.2

CH01 PIO Demo 的分析和测试、CH02 DMA 传输设计、CH03 基于MFC 上位机编写。

FPGA实现 SFP 环路视频数据传输后经过 PCIE 到 上位机软件。

TI Keystone DSP PCIe SerDes IBIS-AMI Models