基于VHDL语言设计出数字钟,具有24小时数码管显示,整点报时,时间设置,闹钟设置,FPGA技术的层次化设计方法;闹钟模拟高低音发声;
1
数字逻辑课程作业 QuartusII 实现的数字钟
2021-05-21 12:00:45 1.69MB 数字钟 Quartus verilog
1
设计要求: (1) 电源采用12V电池供电; (2) 采用MCS-51单片机控制,画出控制系统的硬件电路图,并设计PCB板; (3) 编制控制程序,并画出程序框图,并用Preteus软件进行仿真; 设计内容: (1) 24进制时间显示; (2) 调时功能; (3) 闹钟功能; (4) 照明功能;
2021-05-19 17:17:40 517KB Proteus Keil PCB
1
东北大学EDA数字钟课程设计 电子09级的 测试通过 添加了其他功能,后面的资源里还有课程设计报告,学弟学妹们放心下载吧。
2021-05-18 00:08:37 1.86MB 东北大学 EDA 数字钟 VHDL
1
基于AT89C51的数字钟、 通过数码管显示 有闹钟功能
2021-05-17 08:27:19 1.6MB AT89C51 电子钟
1
利用51单片机、喇叭、数码管制作一个简易的数字电子琴,可以播放音符、曲子,并在数码管显示音调或曲号。同时具有数字钟功能,在数码管上显示小时、分钟时间。
1
用FPGA实现数字钟以及整点报时、校时、校分、秒表功能
2021-05-16 13:42:35 310KB 数电 FPGA
1
用quartues编写的数字中,正常计时(包括星期,小时,分,秒),整点报时,闹钟,彩铃。并能够清零,快速校分、校时。
2021-05-16 13:32:16 984KB quartues+vhdl
1
1正常的计时功能(采用试验箱上的1HZ信号源计时,能完成时分秒的正常计时含数码管显示时、分、秒) 2 计时调整(实现时分位上的手动调整) 3 整点报时(整点到前5秒开始报时,每秒一次,五次后停止) 4 闹钟(设定指定时刻闹钟提醒前5秒开始报时,每秒一次,五次后停止)
2021-05-15 20:52:34 128KB 数字钟
1
华科光电那个开发板的作业,当年写的一个版本,你懂的
2021-05-14 19:10:31 72KB 代码
1