fpga、verilog、quartus ii、2ask、2fsk、2psk的调制解调
2023-12-31 18:07:27 43.22MB fpga开发 编程语言
1
多摩川绝对值编码器CPLD FPGA通信源码(VHDL格式+协议+说明书) 用于伺服行业开发者开发编码器接口,对于使用FPGA开发电流环的人员具有参考价值。 适用于TS5700N8501,TS5700N8401等多摩川绝对值编码器,波特率支持2.5M和5M
2023-12-29 14:21:49 294KB 网络 网络 fpga开发
1
基于VHDL的FPGA开发快速入门·技巧·实例.part07
2023-12-26 23:32:51 4.78MB VHDL FPGA
1
基于VHDL的FPGA开发快速入门·技巧·实例.part04
2023-12-26 23:27:31 12MB VHDL FPGA
1
基于VHDL的FPGA开发快速入门·技巧·实例.part03
2023-12-26 23:26:59 12MB VHDL FPGA
1
利用matlab对IIR滤波器参数进行仿真,采用级联架构实现FPGA的通用化设计;同时对IIR系统输入输出位宽变化进行说明,以利于FPGA定点化设计。
2023-12-26 20:14:19 1.82MB matlab fpga开发
1
将 Xilinx BMG IP 核配置成一个真双端口的 RAM 并对其进行读写操作。 在PS端通过串口输入数据给BRAM,写操作完成后再把数据读回,在串口打印出来。在PL端把RAM中的数据读出,将其输送给其他模块进行功能选择配置。
2023-12-26 19:46:05 58.26MB fpga
1
基于FPGA的高精度积分器系统设计.pdf
2023-12-26 19:22:13 13.3MB
1
大二计算机组成原理作业,文件内包含了单周期CPU项目所有模块(包括顶层模块)源代码,纯手写。其中还有用来测试部分模块的仿真代码。
2023-12-26 01:50:44 1.73MB fpga cpu 计算机组成原理
1
国产FPGA公司安路科技FPGA开发工具中自带有SDIO ip核,该资源对该IP核的功能进行了测试,并可以利用TD软件自带的在线调试工具进行验证。资源中附带了安路sdio ip核的介绍,方便大家查看,该源码使用的是TD5.6版本,直接可以上板使用。开发板来自米联客,博主为了测试安路科技的sdio ip核性能,因此购买了米联客的开发板,并对该ip核进行了测试,能够进行SDIO模式下的SD卡读写。
2023-12-23 12:48:23 5.45MB 网络协议 FPGA SDIO
1