XC7K325T PCIE 读写 BAR 和 DDR（含教程和FPGA工程上位机），有操作教程，FPGA源码（VIVADO2017.4打开），参考原理图，资料总共229MB。
2021-04-08 09:08:48
229.53MB
6个常用的DDR_ibis模型.DDR_DC_16MX16_HY5DU561622E(L)T(P)_WEAK(rev1.0)
2021-04-03 09:17:08
43KB
1
自用和收集的一些IBIS模型，包括大部分DDR,intel和xilinx的部分型号的IBIS模型，供学习和实践使用。也希望大家手上有模型的可以多分享出来，这样仿真才好搞起来。
2021-04-01 09:06:50
577.72MB
1
DDR属于高速电子电路范畴，在Layout时需要做等长处理，本文介绍了DDR的布局布线规则，图文并茂，易学易懂。
2021-03-31 10:52:39
4.21MB
1
可能很多人在寻找quartusII软件DDR IP核的使用手册，这是我找到的最好的参考文档，包括IP核的配置，每个信号的说明，读写时序图。
2021-03-26 09:55:24
2.82MB
1
讲解了SystemVerilog语言的工作原理，介绍了类、 随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用 面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的 接口技术。
2021-03-23 19:00:56
147.02MB
1
讲解了SystemVerilog语言的工作原理，介绍了类、 随机化和功能覆盖率等测试手段和概念，并且在创建测试平台方面提供了很多引导性的建议。借助大量的实例说明SystemVerilog的各种验证方法，以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且，重点演示了如何使用 面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台，此外，还论述了SystemVerilog与C语言的 接口技术。
2021-03-23 19:00:56
147.02MB
1