简单基本流水线CPU设计VerilogHDL（含源代码+报告+原理图）
简单的流水线CPU，报告原始设计图，VerilogHDL语言的代码，已经Quartus工程项目
设计文档等等
2021-07-03 09:09:34
27.49MB
计算机体系结构 五级流水线 模拟器 C# MIPS
计算机体系结构 五级流水线 模拟器 C# MIPS
计算机体系结构 五级流水线 模拟器 C# MIPS
2021-06-30 19:18:39
164KB
1
plc电镀流水线程序包 西门子s7-300系列
课程设计是自己做的，可能有疏忽的地方
程序包直接解压到电脑子目录文件下可直接使用
2021-06-28 18:50:26
241KB
1
采用一级cache设计对五级流水线CPU进行优化，Cache的工作原理是基于程序访问的局部性。根据程序的局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器，把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用。这对提高程序的运行速度有很大的作用。这个介于主存和CPU之间的高速小容量存储器称作高速缓冲存储器(Cache)。
2021-06-23 22:43:40
226KB
1