本设计以对大量实时采集数据进行缓存为背景，硬件采用Micron公司的1GB SODIMM DDR3 和Kintex-7系列FPGA的片上FIFO，软件通过研究DDR3的基本工作原理编写用户接口模块，同时结合片上FIFO的控制模块完成异步FIFO缓存系统的设计，通过改变异步FIFO的读写时钟就可以实现数据的跨时钟域传输。该设计通过VivadoChipscope进行调试和检测，测试显示：基于DDR3 SDRAM的FIFO实现了最高480M的数据传输率，64~512位的总线宽度，容量最大为1 GB，说明该设计正确、可行，可以用来缓存高速采集系统所采集的数据。

本文所示的4步进电机用的USB基控制器就是一个应用实例，此控制器是用便宜的现成元件构建的。此电路不需要微控制器DSP。此电路用简单的逻辑电路和应用软件来控制步进电机的选择、顺时针或反时钟运行和步大小。

掌握内存管理的页面淘汰算法 输入可用内存页面数和一个作业访问逻辑页号的序列，分别给存FIFO、LRU算法的缺页中断率 LRU OPT FIFO

页面置换算法(fifo,lru,opt) C语言编写 是我操作系统课程设计的题目,自己完成的

【iCore3 双核心板_FPGA】实验二十：基于FIFO的ARM+FPGA数据存取实验-附件资源

介绍了DDR SDRAM的接口时序，分析了其在系统中的位、功能和作用，在此基础上提出了设计方案规划。之后着重叙述了基于Stratix．II GX系列FPGA的DDR2接口的FIFO工程设计，对于主控核心单元、数据输入单元和数据缓存单元进行了单独的模块化分析，并且对主要模块进行了功能仿真，归纳问题。

OV7670摄像头 驱动代码 测试成功 提供摄像头OV7670（带FIFO AL422b）的驱动代码, 包括OV7670中文+英文数据手册+AL422b英文数据手册+摄像头使用说明.pdf+接口图.jpg+应用指南.pdf 很详细的资料 看懂了操作摄像头完全没压力！

N皇后问题回溯法、FIFO分支限界算法，内部包含两个函数，在main函数中分别运行。

FIFO的verilog设计测试代码，可以根据需要修改设计参数满足你的需要，是学习和应用FPGA的好例子。

fpga开发的一些例子以及技巧，包括时钟、复位、fifo、pingpong操作等