设计要求
1.设计一时钟
实现24小时、60分钟、60秒计数器功能。
2.校时
按下校时健，小时位计数器快速递增，按24小时循环。
按下校分健，分钟位计数器快速递增，按60分钟循环。
按下校秒健，秒位清0.
3.报时
当时钟位于59分50秒开始没隔2秒低音报时，到整点时高音报时。
2021-06-24 22:45:20
266KB
1
基于VHDL语言，用Top_Down的思想进行设计的
具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。
2021-06-24 14:49:46
237KB
1
可以显示年、月、日、周、时、分、秒以及当前温度。
自动完成平年闰年判断（体现在2月份的天数变化）；
其他不同月份对应的天数不同；
温度显示精度为0.01℃；
四个按键：K1进入设置模式，K2选择设置项，K3增加，K4减少。
2021-06-24 09:33:18
504KB
1
数字钟-74ls390-星期显示+整点输出+闹钟输出Multisim仿真源文件,Multisim10以上版本可打开运行
2021-06-23 16:02:32
579KB
用VHDL语言编写的数字钟，有整点报时功能。校时功能.还有闹钟工功能。可以定闹钟。适用于FPGA、CPLD。shiEDA实验的必备程序
2021-06-22 23:49:56
9KB
1
本次设计的多功能数字钟具有如下功能：
1．秒／分／时的依次显示并正确计数；
2．定时闹钟：实现整点报时，扬声器发出报时声音；
3．时间设置，即手动调时功能：当认为时钟不准确时，可以分别对分／时进行调整；
2021-06-22 10:38:11
385KB
1