cadence原理图设计实例教程，非常好的资料，值得学习珍藏，很好的cadence资料，希望对你的学习和工作带来帮助。
2021-07-27 14:04:35
73.38MB
1
打开PADS Layout VX.2.4软件后出现脚本错误对话框的解决方法，其它高版本应该也是同样的原因，按同样的方法操作应该就能解决
2021-07-17 15:57:31
162KB
1
原厂版本i.MX 6ULL 6ULZ低成本开发板的源文件，格式为PADS，与allegro版本的源文件格式不同，其它完全一样，可直接打板。
2021-07-14 11:40:53
2.19MB
1
模块描述：1、CH340C USB转TTL模块以CH340C芯片为核心，内部自带晶振，最高波特率可达2Mbps；2、软件兼容CH341驱动，过流保护，引出相应的通讯接口与电源接口，通讯接口带有指示灯指示工作状态，通讯稳定，体积小3、支持3.3V与5V选择
2021-07-14 11:03:34
99KB
一、如何走蛇形线？蛇形线是布线过程中常用的一种走线方式，其主要目的是为了调节延时满足系统时序设计要求，但是设计者应该有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用，因此一块 PCB 上的蛇形线越多并不意味着越“高级”。实际设计中，为了保证信号有足够的保持时间，或减小同组信号之间的时间偏移，往往不得不故意进行绕线，例如 DDR*（DDR1/DDR2/DDR3）中的 DQS 与 DQ 信号组要求要严格等长以降低 PCB skew，这时就要用到蛇形线。
2021-07-11 11:27:45
828KB
1
PADS2007 SP4 免安装 第一次需运行Crack/run-crack.bat 第一次运行run-powerlogic.bat或run-powerpcb.bat建立桌面快捷方式
2021-07-10 13:58:13
189.05MB
1
标准Pciex8金手指ALTIUM+PADS格式原理图库+PCB封装库文件,可以直接应用到你的项目设计中。
2021-07-09 22:06:15
53KB