开发环境：ISE14.7.该工程是测试FFTv7.1的IP核，用DDS的IP核生成一个单频率的正弦波，送入FFT，仿真观察FFT算出的结果。

10多年前用的Xilinx ISE 10.1安装软件25位用户ID码。

ISE中的DCM IP核的详细中文教程，从建立到如何应用。

实测亲测xilinx fpga uart 串口rs232例子实例工程，ISE打包工程，不出错发送接收数据测试，无状态机，节省资源3根线串口，可以学习rs232串口和倍频ip core用法，字节编写，用verilog编写 基于一个xilinx的学习板子，具体io配置请看工程，测试内容内容是 pc 用 uart rs232发一个字节到fpga，fpga收到之后马上把字节加1发回给pc，uart的波特率是50m时钟，用到了ise的pll倍频，可以学习pll用法，uart 的 verilog 代码没有用到状态机，只用到txd，rxd，gnd这3根最基本的串口通讯线，极大的简化了fpga资源。整个工程打包，方便大家下载到之后可以马上用，相信对初学xilinx fpga 或者 ip cone用法的初学者来说，学习很用帮助。

安装vivado后，ISE14.7无法正常工作解决文件，内付说明文档。

ise14.7 license，内附使用说明

cisco无线安全ISE，portal ISE 配置指南，学习Cisco 无线技术及无线产品必备知识，欢迎加扣扣群互相学习交流，474372394 群分享各种技术文档AP ios等资源。

Xilinx ISE 11.1 破解文件，绝对好用！快来下！Xilinx ISE 11.1 破解文件，绝对好用！Xilinx ISE 11.1 破解文件，绝对好用！

基于VHDL和ISE平台编写的UART设计。其中包括了接收，发送，波特产色器，顶层v文件，和相关的测试v文件。代码有注释，仿真成功，可直接利用测试文件测试。还附带uart课程设计报告。-ISE platform written in VHDL and UART design. Including receiving, sending, Porter produced color picker, the top v files, and the associated test v file. Code Annotated, simulation success can be directly tested using the test file. Also comes with uart curriculum design report.

xilinx ise 14.4 破解licence文件，亲测可用，内含破解方法