基于Quartus II 6.1 (32-Bit)设计VHDL语言数字频率计综合设计（结合数码管显示）

整套的EDA课程设计数字频率计设计，物有所值

数字频率计的详细制作，相关人员可以借鉴借鉴。

数字频率计mulitisim+文档（8000+字） 1.3 本设计概述 基于Multisim的数字频率计的设计，按要求测量的是正弦波信号，并且有2个频率档位，测量范围是10MHz。在本设计中，可以测量正弦波信号及三角波信号，和方波信号。设计中有四个档位，分别为1Hz档或1s档、10Hz档或100ms档、100Hz档或10ms档、1KHz档或1ms档，可测范围0Hz至10MHz。 数字频率计主要由四部分组成：时基电路、控制电路、放大整形电路以及计数、译码、显示电路。 放大整形电路：对被测信号进行预处理，放大并由施密特触发器进行转换成脉冲信号。 时基电路：由定时器555构成的多谐振荡器产生1KHz的时钟信号。 控制电路：可以进行调档，由十进制计数器构成调档子电路，控制触发是由SN74123N构成的单稳态触发器及JK触发器74LS76N构成的T触发器（即闸门电路，产生闸门信号）组成，产生时钟信号控制锁存电路。 计数显示电路：采用十进制计数器（74LS160N）连接成为4位十进制计数器，计数范围为0至9999，将计数形成的BCD码（频率值的大小）进行译码，并在数码管中显示出来。 被测周期信号在电路中经过放大、整形操作之后形成特定周期的窄脉冲，送到闸门电路一个输入端。闸门的另外一个输入端为时基电路产生的闸门脉冲。在闸门脉冲开启闸门的期间，特定周期的窄脉冲才能通过闸门，从而进入计数器进行计数，显示电路通过计数器的值来显示被测信号的频率，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。 整体框图如下：

数字频率计(带量程显示)电路multisim14仿真源文件，multisim14及以上版本可正常仿真

数字频率计（EDA课程设计）简易数字频率计课程设计 数字频率计 EDA课程设计用的 和开发箱结合用的

低频数字式相位测量仪内附数字式频率相位差测量仪的设计电子书

摘要:以单片机为控制核心,用可编程逻辑控制芯片CPLD ,产生双32 位的计数器和相位差检测器,进行等精度的 频率、相位差测量. 计数器的计数时间宽度和显示方式由键盘设定. 单片机读入计数值,进行浮点运算,测量结 果显示于液晶屏上. 关键词:频率;相位差;等精度测量;单片机;CPLD;液晶显示

实用电路直接数字式频率合成技术可以提供快速的信号建立时 问，纯净的信号频谱，方便地产生各种波形，实现各种调制方 式，在通信与电子系统中广泛应用。笔者介绍了直接数字频率 合成芯片AD9832的组成结构、转换原理和典型应用电路，分 析了与80C51的接口时序，并给出了C驱动源代码。

具体的实验指导书，原理讲解很详细 对应模型文件在我的上传里也有 设计一个数显频率计。要求如下： 1． 测量频率采用 4 位 LED 数字码管显示。 2． 频率测量范围 1Hz~1MHz。 3． 分辨率： 1Hz。 4． 输入信号波形：正弦波、方波、三角波。 5． 输入信号幅度： 0.5~5V。 6． 量程选择：× 1、× 10、× 100 三档。