FPGA课程设计——数字电子时钟VERILOG（基于正点原子新起点开发板，支持8位或6位共阳极数码管显示时分秒毫秒，可校时，可设闹钟，闹钟开关，led指示）
本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计，该设计具备时间显示，准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作，然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合，通过后下载到正点原子新启点开发板上，在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。
1、能够用数码管或液晶屏显示时、分和秒（采用24小时进制）；
2、具有按键校时功能，对小时和分单独校时，对分校时时，停止向小时进位；
3、具有闹钟功能，闹钟铃声为自主设计的用蜂鸣器发出的声音；
4、通过按键设置闹钟功能，且自动停闹和手动操作停闹；
5、其它创意设计：增加闹钟模式开启指示灯和闹铃提示灯；可以作为秒表使用。
详情请见课程设计专栏博文
2022-05-26 01:29:33
9.76MB
1
数字电子称概述:
该数字电子秤采用AT89C51单片机作为微处理器，接口电路由晶振、LM4229显示电路、4*4按键电路、ADC0832电路、报警电路、存储器等组成。控制器系统的硬件电路设计框图如下:
数字电子秤原理图:
数字电子秤仿真电路（空载）截图:
附件内容如截图:
2022-05-23 18:25:53
1.53MB
1
内容：一个视频讲解 and 两个 pdf 电路图
要求：1、能在十五分钟内任意设定洗衣机工作时间，并动态显示剩余时间；2、控制洗衣机电机按正转 20s-停 10s-反转 20s-停 10s-正转 20s…的规律运行
2022-05-21 23:51:04
27.23MB
1