压缩文件包含二位、三位、四位数码管,含有原理图、pcb封装和集成库。共阴。有附图说明。直接安装或根据个人需要修改。
2019-12-21 22:01:10 978KB 二位数码管 四位数码管
1
用一位全加器设计一个四位的加法器 用一位全加器设计一个四位的加法器
1
基于FPGA用VHDL语言设计的四位共阴数码管显示驱动电路设计
2019-12-21 21:58:05 2.34MB FPGA VHDL 数码管
1
除法器可以直接改变范围变换多位除法器,可以在数码管显示输入输出的数值!
2019-12-21 21:53:03 851B VHDL;除法器
1
1、单元电路实现,两种实现方式都可以,一:2输入门;二:复杂CMOS门。 2、由单元电路连接成4位加法器。 3、Chartered 0.35工艺。 4、通过波形仿真、DRC、LVS。 首先熟悉cadence软件的使用,练习反相器的原理图和版图绘制,并仿真,运行DRC LVS 规则检查。
2019-12-21 21:45:51 885KB 数字芯片设计
1
四位cpu的设计,可以实现简单的指令,对于初学者是个不错的例子,使用VHDL语言
2019-12-21 21:21:19 3.85MB cpu
1
没有完全写好 但是核心已经解决 大家可以修改一下即可
2019-12-21 21:12:49 4KB 四位数码管 交通灯
1
基于VHDL语言的四位密码 基于VHDL语言的四位密码锁
2019-12-21 21:12:32 1.44MB 基于VHDL语言的四位密码锁
1
用74HC595级联驱动四位数码管,当然明白了原理,可直接驱动八位数码管,可直接看效果
2019-12-21 21:05:30 46KB 74HC595 驱动数码管
1
四位数据比较器的VHDL实现 包括源码 仿真波形以及引脚配置
2019-12-21 20:58:41 256KB VHDL EDA 四位数据比较器
1