设计任意两个复数实现4则运算(复数加法、减法、乘法、除法)的Web程序。要求采用如下的设计模式: (1)JavaBea+JSP (2)JavaBean+Servlet+JSP
2019-12-21 20:34:57 10KB web
1
使用FPGA内部硬件资源实现浮点数减法运算
2019-12-21 20:30:13 3KB FPGA 浮点数减法
1
用verilog语言编写的补码加减法器,其中三位数值为,一位符号位。
2019-12-21 20:19:21 606B 补码四位加减法器,verilogHDL
1
利用文本框输入两个操作数和一个运算符,进行相应的加法或减法运算并显示结果
2019-12-21 20:12:36 16KB C#
1
我用过了,还可以吧,分享一下,基于谱减法的matlab程序,声音自己去录一个就行了
2019-12-21 20:11:11 1KB 谱减法 matlab
1
BCD码减法实现程序,非常完整,采用Verilog HDL语言实现。-BCD subtraction to achieve program code, very complete, using Verilog HDL language.
2019-12-21 20:09:10 49KB BCD verilog 减法
1
1.运放加法电路Multisim仿真 2/运放减法电路Multisim仿真 3.运放积分电路Multisim仿真 4.运放微分电路Multisim仿真
2019-12-21 20:06:56 1.89MB Multis 运算放大器 仿真电路
1
语音增强报告(谱减法和维纳滤波) matlab编程实现
2019-12-21 20:05:31 740KB 谱减法 维纳滤波
1
本人毕设语音增强全套代码,呕心沥血之作,买到就是赚到(.m)
2019-12-21 20:04:31 16KB 语音增强 谱减法 小波去噪 效果评测
1
对语音信号添加高斯白噪声,分别采用维纳、卡尔曼、谱减法、自适应滤波算法,进行去噪处理,文件中含有语音文件
2019-12-21 19:52:17 362KB 卡尔曼 维纳 谱减法 自适应
1