搜索【PLL】的结果

SOGI_PLL.slx

模型是自己根据论文搭建的simulink仿真，并且能正确的锁相，SOGI能起到滤除谐波作用

2021-07-06 09:02:54 25KB SOGI PLL 永磁同步电机

1

基于FPGA的DDS信号发生器

基于Cyclone的DDS函数信号发生器,，采用倍频至150M，可生成最高40M的正弦波

2021-07-05 17:42:58 7.8MB Cyclone DDS PLL FPGA

1

高性能双通道DDS芯片AD9958及其应用

AD9958是美国AD公司采用先进的DDS技术生产的高性能频率合成器，它能产生双通道250 MHz的模拟正弦波。现介绍了AD9958的基本特点和引脚功能，分析了其内部结构和工作原理，给出了AD9958在PLL及数字调制系统中的应用方案。

2021-07-05 16:11:59 85KB AD9958 串口模式 数字调制 PLL

1

基于matlab双环结构载波恢复算法.rar

双环结构的锁相环程序，包括了程序和文档，适用于做信号同步的朋友

2021-07-05 09:01:31 787KB 锁相环 PLL MATLAB 同步

Vivado平台PLL设置详细介绍.pdf

详细介绍了Xilinx Vivado PLL IP核的使用及设置，适合入门学习及设计参考。对每一个选项的含义及作用做了详细的介绍。自己写的啊。

2021-07-05 02:18:37 511KB FPGA PLL IP核 Xilinx

1

ADF435X的PLL寄存器助手

ADF435X系列PLL寄存器配置助手还是不错的 ADF435X系列PLL寄存器配置助手还是不错的 ADF435X系列PLL寄存器配置助手还是不错的 ADF435X系列PLL寄存器配置助手还是不错的

2021-06-29 09:05:45 11.78MB ADF4350 ADF4351 寄存器 助手

1

锁相环(PLL)基本原理.pdf

介绍锁相环(PLL)的基本原理。

2021-06-16 09:05:46 1.58MB 锁相环

1

CDR原理介绍与实际电路介绍

这份资料详细介绍了数据时钟恢复电路的工作原理与具体的实现结构。其中对CDR组成的每部分电路都有具体的解释，是一份难得学习资料。

2021-06-15 18:36:54 945KB CDR PLL

1

An Agile VCO Frequency Calibration Technique for a 10-GHz CMOS PLL.pdf

通过PLL实现AFC技术。

2021-06-15 09:01:58 2.26MB AFC PLL

1

Fractional-N Frequency Synthesizer .pdf

通过频率控制实现AFC

2021-06-15 09:01:58 485KB AFC PLL

1