├─reference_design │ ├─vhdl │ │ │ stratix_enh_pll.vhd │ │ │ stratix_top.vhd │ │ │ vhdl_components.vhd │ │ │ │ │ ├─001 ddr_cntrl │ │ │ ddr_top.vhd │ │ │ │ │ ├─004 pci_local │ │ │ backend.vhd │ │ │ cnten.vhd │ │ │ datapath_fifo.vhd │ │ │ dma.vhd │ │ │ dma_reg.vhd │ │ │ dma_sm.vhd │ │ │ fifo_128x32.vhd │ │ │ fifo_128x4.vhd │ │ │ fifo_128x64.vhd │ │ │ last_gen.vhd │ │ │ mstr_cntrl.vhd │ │ │ mstr_fifo_cntrl.vhd │ │ │ mstr_perf.vhd │ │ │ targ_cntrl.vhd │ │ │ targ_fifo_cntrl.vhd │ │ │ targ_perf.vhd │ │ │ │ │ ├─002 ddr_intf │ │ │ adr_gen.vhd │ │ │ clk_sync.vhd │ │ │ cntrl_intf.vhd │ │ │ ddr_intf.vhd │ │ │ mr_sm.vhd │ │ │ mw_sm.vhd │ │ │ tr_sm.vhd │ │ │ tw_sm.vhd │ │ │ │ │ ├─003 flash_cntrl │ │ │ erase_sm.vhd │ │ │ flash_mem_cntrl.vhd │ │ │ read_sm.vhd │ │ │ write_sm.vhd │ │ │ │ │ └─005 pci_mt64 │ │ pci_top.vhd │ │ │ ├─001 sim │ │ │ modelsim.ini │ │ │ sim.do │ │ │ stratix_pci2ddr.mpf │ │ │ stratix_pci2ddr_tb.vhd │ │ │ trgt_tranx_mem_init.dat │ │ │ wave_stratix_pciddr.do │ │ │ │ │ ├─001 altera_lib │ │ │ altera_mf.vhd │ │ │ │ │ ├─002 ddr_dimm │ │ │ ddr_dimm_model.vhd │ │ │ mt46v32m8.vhd │ │ │ │ │ └─003 pci_bfm │ │ arbiter.vhd │ │ clk_gen.vhd │ │ log.vhd │ │ monitor.vhd │ │ mstr_pkg.vhd │ │ mstr_tranx.vhd │ │ pull_up.vhd │ │ trgt_tranx.vhd │ │ │ └─002 syn_1s25 │ stratix_top.csf │ stratix_top.esf │ stratix_top.psf │ stratix_top.quartus │ stratix_top.rbf │ stratix_top.sof │ ├─001 bin │ altera.inf │ megaicon.ico │ StratixPCI.exe │ STRATIX_KIT_APP_HELP.HLP │ wdreg.

三个官方中文文档：《Altera--SPI 控制器》、《Cypress-串行外设接口 (SPI) 从设备》、《Cypress-串行外设接口 (SPI) 主设备》。SPI协议，官方权威的详细描述。都是中文的。英文的在本人另外的资源里，有摩托罗拉的英文原版权威文档。

PCIE一套齐全，资料的整理花费了很长时间。相信我一定值得。有问题call我。

可以节省很多设计时间，除去了繁琐的画原理图，画封装的步骤，直接使用，方便快捷

Altera 免费提供的DMA IP与一般的MCU中的DMA有些不同.doc DMA(Memory to Memory)驱动演示代码.doc DMA.pdf dma_main.c DMA传输小结.doc DMA在实时图像处理中的应用.pdf DMA在高速红外图像实时处理系统中的应用.pdf DMA方式memory to memory通信的例子（亲自调试过的）.doc DMA软件部分程序.txt Nios II HDL提供了DMA控制的一些函数整理.doc NIOSII的DMA的问题.doc 基于NIOS II的DMA调试心得.doc

可破解QuartusII的所有版本,本人已经测试过了

Altera FPGA工程师成长手册pdf版本，大家有需要的拿去，希望对大家有所帮助。

FPGA实现 fir滤波器VHDL源码，本人在altera 芯片验证过（20Mhz时钟），方法笨重，但是处理速度和时钟同步，有意向作者方面研究的可以邮箱（fpga_dsp@qq.com）联系，别忘了注明本人信息，本人在fpga方面有许多信号处理及通信方面的成果，也有不少经验

注：【压缩包共有2个分卷，此为其一，全部下载方可解压】 《高等学校电子信息类专业"十二五"规划:基于FPGA的嵌入式系统设计:Altera SoC FPGA()》全面介绍基于Altem Nios II软核和ARM Cortex—A9硬核的嵌入式系统软硬件设计开发技术，共分为九章，主要内容包括：基于SoC FPGA的嵌入式系统设计概述，Altera SoC FPGA系列器件简介，Quartus II EDA开发工具应用，Qsys系统开发工具，Nios II EDS嵌入式处理器设计，基于Qsys的liPS模型设计，基于SoC EDS的嵌入式系统设计，基于ARM SoC FPGA的DSP设计，OpenCL入门与应用。

【压缩包共有2个分卷，此为其二，全部下载方可解压】 《高等学校电子信息类专业"十二五"规划:基于FPGA的嵌入式系统设计:Altera SoC FPGA()》全面介绍基于Altem Nios II软核和ARM Cortex—A9硬核的嵌入式系统软硬件设计开发技术，共分为九章，主要内容包括：基于SoC FPGA的嵌入式系统设计概述，Altera SoC FPGA系列器件简介，Quartus II EDA开发工具应用，Qsys系统开发工具，Nios II EDS嵌入式处理器设计，基于Qsys的liPS模型设计，基于SoC EDS的嵌入式系统设计，基于ARM SoC FPGA的DSP设计，OpenCL入门与应用。