只为小站
首页
域名查询
文件下载
登录
posture_recognition_CNN:帮助机器通过相机了解人类的行为很重要。 一旦实现,机器就可以对各种人体姿势做出不同的React。 但是该过程也非常困难,因为通常它非常缓慢且耗电,并且需要非常大的存储空间。 在这里,我们着重于实时姿势识别,并尝试使机器“知道”我们做出的姿势。 姿势识别系统由DE10-Nano SoC FPGA套件,相机和HDMI监视器组成。 SoC FPGA捕获来自摄像机的视频流,使用CNN模型识别人体姿势,最后通过HDMI接口显示原始视频和分类结果(站立,行走,挥动等)-
基于CNN的姿势识别 帮助机器通过相机了解人类的行为很重要。 一旦实现,机器就可以对各种人体姿势做出不同的React。 但是该过程也非常困难,因为通常它非常缓慢且耗电,并且需要非常大的存储空间。 在这里,我们着重于实时姿势识别,并尝试使机器“知道”我们做出的姿势。 姿势识别系统由DE10-Nano SoC FPGA套件,相机和HDMI监视器组成。 SoC FPGA捕获来自摄像机的视频流,使用CNN模型识别人体姿势,最后通过HDMI接口显示原始视频和分类结果(站立,行走,挥动等)。 单据 我们在这里上传论文。 并演示了该项目的详细信息。 专案 我们上载我们的项目,包括Matlab,Python和Quartus。 软件版本为: Matlab R2017b 的Python 3.6.3 Python5.1.0 TensorFlow-gpu 1.3.0 Quartus 14.0
2023-03-28 19:48:50
93.62MB
Verilog
1
Verilog经典例子程序
常用的经典Verilog实例,包括有UART等二十左右个典型例子
2023-03-27 20:50:25
164KB
Verilog实例
1
基于DDS技术的线性调频脉冲信号的产生
随着数字信号处理技术的发展,DDS技术被越来越广泛的应用于各种数字系统中,它是一种基于数字电路的频率合成方法,随着各种大规模数字可编程芯片的出现,使用DDS有效地解决了模拟电路频率合成技术对相位和频率控制的复杂性和误差较大的特性。首先介绍了DDS技术的基本工作原理和结构,然后用Verilog硬件编程语言实现了基于DDS的信号发生,在此基础上设计了一种基于DDS技术的多路线性调频信号,并给出了其仿真结果,验证了其正确性。
2023-03-26 21:46:39
750KB
DDS;
ROM查找表;
线性调频信号;
Verilog
1
Verilog产生WALSH序列
用Verilog语言描述产生walsh序列,有代码,有仿真结果
2023-03-25 15:08:37
433KB
WALSH序列产生
1
FPGA控制LCD/VGA显示数字时钟
软件实现了在4.3寸LCD左上角显示一个数字时钟,针对VGA/LCD控制时许有一定基础的人群。开发环境为Quartus13.1,使用4.3寸LCD(RGB565接口)。整个软件主要由timer产生小时、分钟数值,经过BCD转换后输入到pic_char模块,然后将rgb输出到tft_ctl模块。
2023-03-23 14:08:53
12.95MB
FPGA
VGA/LCD
数字时钟
verilog
1
基于Verilog的GMSK的调制解调
使用FPGA实现GMSK调制解调代码
2023-03-22 19:24:52
404KB
GMSK
FPGA
Verilog
调制解调
1
基于FPGA的数字电子琴-数电小系统设计【数字电子技术】(使用Vivado中的verilog语言)实验设计代码文件(全)
基于FPGA的数字电子琴——数电小系统设计【数字电子技术】(使用Vivado中的verilog语言)实验设计代码文件(全)。 该文件适合初学数字电子技术的同学学习使用和参考。 实验文件代码有限,如果需要改动代码请认真学习后再使用,以防出现无法成功使用的情况出现。
2023-03-22 15:19:31
967KB
Vivado
verilog
数字电子技术
数电实验
1
Verilog下同步FIFO快速实现
系统描述了同步FIFO硬件实现过程,采用Verilog硬件描述语言实现
2023-03-20 16:34:09
1.89MB
同步FIFO
1
数字锁相环PLL.zip
基于FPGA的数字锁相环源代码文件,已验证成功。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点,还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点,此外还具有对离散样值的实时处理能力,已成为锁相技术发展的方向。
2023-03-20 13:20:57
3.17MB
FPGA
pll
Verilog
1
数字系统设计与VerilogHDL
本书系统介绍了数字系统设计相关的知识,主要内容包括:EDA技术、FPGA/CPLD器件、Vefilog硬件描述语言等。本书以Quartus II、Synplify Pro/Synplify软件为平台,以Verilog-1995和Verilog-2001为语言标准,以可综合的设计为重点,以大量经过验证的数字设计实例为依据,系统阐述了数字系统设计的方法与技术,对设计优化做了探讨。
2023-03-20 10:39:02
14.02MB
FPGA
verilog
数字系统设计
1
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
基于matlab的车牌识别系统设计
大学生网页设计大作业-5个网页设计制作作品自己任选
IBM CPLEX 12.10 学术版 mac操作系统安装包
sqlite运行所需Vc++运行环境,纯净版System.Data.SQLite.dll及SQLite.Interop.dll
MAC OS.X.10.8.iso 镜像文件
BP_PID控制仿真.rar
RX560 bios合集(请务必注意显存品牌和大小以及是否需要6pin!)含刷新工具.zip
copula程序及算法.zip
C4.5决策树算法的Python代码和数据样本
刚萨雷斯《数字图像处理》第四版答案.pdf
pytorch实现RNN实验.rar
多目标优化算法(四)NSGA3的代码(MATLAB)
matpower5.0b1.zip
ChinaMeteorologicalDataHandler.R
QT自制精美Ui模板系列(一)桃子风格模板 - 二次开发专用
最新下载
sensorsimulator-2.0-rc1.zip
pb6.5安装包
(IBM) A DC-balanced partitioned-block, 8B/10B Transmission Code
MCU模拟JTAG烧写CPLD固件的文档资料.7z
倪海厦三套软件,测试可用,电脑软件
全国水系河流、行政区域shp
输电线路电力金具数据集(2k多张图像,含标签)
ensp经典13个实验案例
输电线路异物数据集(4517+VOC),包含约4k张8k分辨率的高质量图像 已由我们整理好分为训练集、测试集,可直接用于YOLO
WMS仓库管理系统需求规格说明书.doc
其他资源
北京道路、建筑、河流、土地利用地图shp矢量
捷联惯导姿态解算
LJ-Navigator 2 .txt
变频调速SVPWM技术的原理、算法与应用(带自制书签,完整方便)
背景差分法的MATLAB代码
非平稳信号分析与处理_张贤达.pdf
三次B样条拟合程序!
全国青少年软件编程等级考试(scratch)一级保过模拟题【5套】
复杂多边形运算(并、交、差)
C# + Access 编写的学生信息管理系统及源代码
LL(1)分析表的构造以及语句分析
matlab回归分析工具箱
Inequalities G H Hardy etc
JDK8u安装包.zip
初学者如何选择合适的机器学习算法
ILI8960CTPO_SPEC_V0.02_20091009.pdf
Hibernate+Jsp+servlet
QoS原理,华为内部资料,很好讲述了QOS原理,绝对超值
测试通过的RC632读写M1卡源码
android TestUsb
用C#写的简单的心理测试程序