用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟的VHDL语言设计

shumaguan.rar

数据结构课程设计

74LS138译码器应用 74HC595串入并出芯片应用 74LS148扩展中断 05 IIC-24C04与蜂鸣器 IIC-24C04与数码管 6264扩展内存 用8255实现接口扩展 BCD译码数码管显示数字 MAX7221控制数码管动态显示 1602字符液晶滚动演示程序 ADC0809模数转换与显示 键控看门狗 DS1621温度传感器实验 正反转可控的步进电机 DS1621温度传感器实验 160128LCD图文演示 开关控制12864LCD串行模式显示 1602液晶显示的DS1302实时时钟

（2,1,3）卷积码的维特比译码器，使用VHDL硬件描述语言，在Altera公司的Quartus II开发环境下实现的。里面是完整的工程，打开就能运行，给输入序列就能实现译码。具有一定的纠错性能。

数据结构课程设计的作业，压缩包里有源代码和实验报告，是C源代码，VC++6.0编译

用VHDL语言实现汉明 编码，在FPGA平台上

ADC0809由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。

egin if clk'event and clk = '0' then datacon dataflag dataflag dataflag dataflag dataflag dataflag dataflag dataflag dataflag <= dataflag; end case; BDataOut <= dataflag; end if;

通过本实验熟悉开发环境Simulink 的使用，能够使用基本的逻辑门电路设计并实现3-8二进制译码器。