摘要：为了能在硬件上实现高质量、高效果的视频图像缩放、旋转等，文章研究分析了双三次插值算法的实现，对双三次 插值计算进行离散化，得到相应的计算模板，简化计算过程。提出了一种在 ＦＰＧＡ 上实现双三次卷积模板算法的方法。 实验结果表明：该算法的缩放效果优于双线性插值算法，略低于双三次插值算法，但计算性能上明显高于双三次插值算 法。双三次卷积模板插值算法是一种能够在有限的资源上实现较好效果的插值算法。

基于FPGA实现俄罗斯方块游戏.zip

第5章 时间管理 在 3.10 节时钟节拍中曾提到，µC/OS-Ⅱ(其它内核也一样)要求用户提供定时中断来实 现延时与超时控制等功能。这个定时中断叫做时钟节拍，它应该每秒发生 10 至 100 次。时 钟节拍的实际频率是由用户的应用程序决定的。时钟节拍的频率越高，系统的负荷就越重。 3.10 节讨论了时钟的中断服务子程序和节时钟节函数 OSTimeTick——该函数用于通知 µC/OS-Ⅱ发生了时钟节拍中断。本章主要讲述五个与时钟节拍有关的系统服务： OSTimeDly() OSTimeDlyHMSM() OSTimeDlyResume() OSTimeGet() OSTimeSet() 本章所提到的函数可以在 OS_TIME.C 文件中找到。 5.0 任务延时函数，OSTimeDly() µC/OS-Ⅱ提供了这样一个系统服务：申请该服务的任务可以延时一段时间，这段时间 的长短是用时钟节拍的数目来确定的。实现这个系统服务的函数叫做 OSTimeDly()。调用该 函数会使 µC/OS-Ⅱ进行一次任务调度，并且执行下一个优先级最高的就绪态任务。任务调 用 OSTimeDly()后，一旦规定的时间期满或者有其它的任务通过调用 OSTimeDlyResume()取 消了延时，它就会马上进入就绪状态。注意，只有当该任务在所有就绪任务中具有最高的优 先级时，它才会立即运行。 程序清单 L5.1 所示的是任务延时函数 OSTimeDly()的代码。用户的应用程序是通过提 供延时的时钟节拍数——一个 1 到 65535 之间的数，来调用该函数的。如果用户指定 0 值 [L5.1(1)]，则表明用户不想延时任务，函数会立即返回到调用者。非 0 值会使得任务延时 函数 OSTimeDly()将当前任务从就绪表中移除[L5.1(2)]。接着，这个延时节拍数会被保存 在当前任务的 OS_TCB 中[L5.1(3)]，并且通过 OSTimeTick()每隔一个时钟节拍就减少一个 延时节拍数。最后，既然任务已经不再处于就绪状态，任务调度程序会执行下一个优先级最 高的就绪任务。 程序清单 L 5.1 OSTimeDly(). void OSTimeDly (INT16U ticks) { if (ticks > 0) { (1) OS_ENTER_CRITICAL(); if ((OSRdyTbl[OSTCBCur->OSTCBY] &= ~OSTCBCur->OSTCBBitX) == 0) { (2) OSRdyGrp &= ~OSTCBCur->OSTCBBitY;

摘要：为了适应全数字化自动控制更加广泛的应用，采用现场可编程门阵列（FPGA）对异步串行通信控制器（UART）进行多模块的系统设计的方法，使串口通信的集成度更高。 　　对UART系统结构进行了模块化分解，可分为三个模块：FPGA波特率发生器控制模块、FPGA数据发送模块及数据接收模块。采用Verilog语言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13.4环境下进行设计、编译、综合、。采用第三方仿真工具ModelSim进行模拟仿真。 　　0 引言 　　异步串行通信（UART）是一种广泛应用的串行数据传输协议，UART的要求是传输线

综合考虑面积和速度等因素，采用一次多项式拟合实现了简单快速的log-add算法单元。实验结果表明，在相同的精度要求下，其FPGA实现资源占用合理，硬件开销好于其他次数的多项式拟合实现方案。

二维MMSE信道估计算法研究与FPGA实现.docx

长期短期记忆（LSTM）广泛用于语音识别。为了获得更高的预测精度，机器学习科学家已经建立了越来越大的模型。这样的大型模型既有计算又有内存密集型。部署这种庞大的模型会导致高功耗，并导致数据中心的所有者总体成本（TCO）较高。为了加速预测并使其高效节能，我们首先提出了一种负载平衡感知修剪方法，可以将LSTM模型大小压缩20倍（修剪10倍，量化2倍），预测精度损失可忽略不计。此外，我们还提出了负载平衡感知修剪，以确保高硬件利用率。接下来，我们提出了一个调度程序，它将压缩模型编码并分区为多个PE以实现并行，并调度复杂的LSTM数据流。最后，我们设计了一个名为ESE的硬件架构，它直接在稀疏LSTM模型上工作。 ESE在运行频率为200MHz的Xilinx XCKU060 FPGA上实现，直接在稀疏LSTM网络上运行282 GOPS，对应密集的2.52 TOPS，处理完整的LSTM，语音识别功耗为41瓦。在语音识别基准的LSTM上进行评估，ESE比Core i7 5930k CPU和Pascal Titan X GPU实现快43倍和3倍。与CPU和GPU相比，它的能效分别提高了40倍和11.5倍

本次项目是以Quartus II 9.1和NIOS II 9.1为平台，基于DE2开发板实现。项目具体流程首先通过SD卡将保存的歌曲写入DE2中，通过NIOS II控制，实现LCD，播放器，按键控制等功能的协同工作。

本文阐述RSA算法中模乘的FPGA实现，从蒙哥马利经典算法，保留进位加法器的蒙哥马利算法、多步运算方式的保留进位加法器的蒙哥马利算法。可以实现任意多步的计算，能够支 持任意素数域的256bit的蒙哥马利算法模乘，较好地降低了完成一次模乘的时钟周期。

在1月份举办的美国消费电子展(Consumer Electronics Show) 上，数家业界主要的平板电视及显示技术公司纷纷宣布推出高清 3D 电视和令人惊艳的4K x 2K LCD 显示器，从而可将用户家中、车内或移动设备上的电视、显示器以及其他电子设备之间需要交换的数据量显著提升至前所未有的水平。在这些的电视上，体育迷们可以欢欣鼓舞地体验到众多优异性能，如 176 度的超广视界、1,200:1 的超高对比度以及 450尼特的亮度——足以使阴暗的洞穴通透明亮。 　　不过， 对于开发这些电视或连接至这些电视的电子产品的设计工程师来说，所有这些特性都意味着需要非常高的带宽。例如，一部具备