#首先安装Quartus II 12.1(默认是32/64-Bit一起安装): #用Quartus_II_12.1_x64破解器.exe破解C:\altera\12.1\quartus\bin64下的sys_cpt.dll和quartus.exe文件(运行Quartus_II_12.1_x64破解器.exe后,直接点击“应用补丁”,如果出现“未找到该文件。搜索该文件吗?”,点击“是”,(如果直接把该破解器Copy到C:\altera\12.1\quartus\bin64下,就不会出现这个对话框,而是直接开始破解!)然后选中sys_cpt.dll,点击“打开”。安装默认的sys_cpt.dll路径是在C:\altera\12.1\quartus\bin64下)。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 12.1的Tools菜单下选择License Setup,下面就有NIC ID)。 #在Quartus II 12.1的Tools菜单下选择License Setup,然后选择License file,最后点击OK。 #注意:license文件存放的路径名称不能包含汉字和空格,空格可以用下划线代替。 #备注:此软件在Windows XP和Windows 7的32/64位操作系统下都验证过了,没有问题!Windows Vista 32/64因为微软都放弃了,所以没有验证,理论上应该可以正常使用。 #仅限于学习,不要用于商业目的! 严禁贴到网上!!! #此软件已经通过了诺顿测试,在其它某些杀毒软件下,也许被误认为是“病毒”,这是杀毒软件智能化程度不够的原因,所以暂时关闭之。
2019-12-21 19:42:55 14KB quartusII 破解 破解器 crack
1
最新Quartus II 15和配套最新modelsim10.3d 15版本破解,本人已验证
2019-12-21 19:34:02 694KB QuartusII 15 modelsim 10.3d
1
需要使用modelsim仿真带ROM的程序的同学可能要用到,不谢。
2019-12-21 19:31:49 20KB modelsim rom .hex quartusii
1
该文档详细介绍了时序约束的相关基本原理,同时在Altera的Quartus II软件下,具体给出了设置一个时序约束的过程步骤,对于想学习时序约束相关技术的人来说是一份非常有用的基础资料。
2019-12-21 19:21:07 27.22MB FPGA Quartus II Verilog
1
QuartusII 9.1 下载地址: http://download.altera.com/akdlm/software/quartus2/91/91_quartus_windows.exe 用了网上好多破解器,id那栏也出来了,可是就是出现Error: Current license file does not support the EP2S15F484C3 device 偶非常郁闷,不知道是不是程序写错了,怎么都查不出来。后来在一个网站上下到了这个,果然能用!!! 方法:用bin和bin64 这两个文件夹覆盖装好的quartus中的bin和bin64,把license.DAT里边儿的叉叉替换为网卡地址,具体见里边儿的说明。 注意:在破解时,一定要选择已经改过的license.DAT的地址哦~!! 太感动了。。。特此分享
2019-12-21 18:56:34 888KB quartusii 9.1破解 quartusii9.1 下载
1
这里面有QuartusII的半加器、1位全加器、4位全加器、4位加减法器的工程文件、原理图、仿真图等,这是我大一的时候做的,能正常运行,如有错误,敬请谅解。
2019-12-21 18:56:04 1.33MB QuartusII
1
quartus ii verilog hdl 正弦信号发生器 附生成mif文件的cpp源码
2019-12-21 18:55:31 1.1MB verilogHDL 信号发生器 mif quartusII
1
QuartusII各版本都可使用,很多人不知道,其实各版本的licence是可共用的,只是破解程序有些区别。
2019-12-21 18:51:40 1.11MB QuartusII licence IP核
1
QuartusII 7.2_破解,配合QuartusII 7.2使用,亲自安装可以使用。
2019-12-21 18:49:31 762KB QuartusII7.2
1
1、这是我们竞赛时的第二个实验,要求是制作一个DDS信号发生器。 2、我在网上找了很多的资料,现在也一并共享吧。有南京理工大学的一个与这 个实验相近的一个讲解,我觉得这个给我的帮忙是很大的。另外一个对我帮 忙很大的一个文档是NH文件---基于FPGA的DDS信号源的设计。这两个文件由 于与我的实验课题是一样的,所以参考价值很大,几乎我的设计思想由这两 个文件左右的 3、我先讲解一下我在这个实验中遇到的问题,如果有遇到相类似问题的朋友, 希望可以对你有所帮助。首先是ROM的定制问题,就是正弦函数查找表的设计 ,可以用两种方法。一种是用MATLAB,一种用excil,为了方便我把这两个文 件一起放在这里了。(一个是makedata,用MATLAB打开就可以了,另外一个就 是“rom--数据.xcl”文件,里面的设置可能不同,能看得懂本质是一样的, 两 者弄出来的数据是不同的,因为我在制作中修改了许多次的缘故。 4.最后,我把输出是16进制的整个文件作为参考一并放在这个文件夹里就是“dds_16_show—-作为参考”这个文件夹。(考虑 到FPGA里的显示管有限的缘故,因为如果用10进制的,要6个数码管,而用16 进制的就只用5个就OK了)
2019-12-21 18:47:48 12.63MB dds 正弦信号发生器 VHDL Quartus
1