Verilog HDL序列检测器工程文件
2021-12-21 12:02:57 2.8MB quartusII VerilogHDL
Verilog HDL数据选择器工程文件
2021-12-21 12:02:57 161KB quartusII VerilogHDL
Verilog HDL含有预置数、左移、右移和保持功能的8位寄存器工程实现
2021-12-21 12:02:56 5.75MB quartusII VerilogHDL
Verilog HDL交通灯控制器工程实现
2021-12-21 12:02:55 30KB quartusII VerilogHDL
Verilog HDL乒乓RAM工程实现
2021-12-21 12:02:54 2.99MB quartusII VerilogHDL
Verilog HDL利用ROM设计正弦信号发生器工程实现
2021-12-21 12:02:54 4.83MB quartusII VerilogHDL
Verilog HDL利用用FIR滤波器对正弦信号进行滤波工程实现
2021-12-21 12:02:54 9.26MB VerilogHDL
Verilog HDL电子密码锁工程实现
2021-12-21 12:02:53 5.62MB VerilogHDL
基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计 文章: https://blog.csdn.net/weixin_53403301/article/details/122004338
2021-12-20 13:02:26 549KB FPGA 图像传感器 CCD Verilog
1
基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计 文章: https://blog.csdn.net/weixin_53403301/article/details/122004338
2021-12-18 19:03:16 549KB FPGA 图像传感器 VerilogHDL VHDL