搜索【，分频】的结果

信号波形合成仪（分频，滤波，移相，放大，叠加）

电子设计大赛作品（具体涉及到通过晶振产生方波，然后分别通过，分频滤波，移相，放大，叠加）

2021-03-27 15:59:52 172KB 信号，合成

1

VHDL程序包括74138,74148，dff，ram，二分频程序

已经通过的VHDL的源程序，包括74138,74148，dff，ram，二分频程序

2021-03-23 08:42:28 728KB vhdl程序

1

基于FPGA的分频器设计

分频源码与modelsim模板视频演示，里面有详细的奇偶分频源码，以及modelsim模板和相应的视频演示

2021-03-12 16:05:29 35.53MB 分频器 FPGA 奇偶 do文件模板

1

16-Verilog HDL小数分频器设计.7z

Verilog HDL小数分频器设计,Vivado仿真工程

2021-03-09 13:06:55 99KB FPGA VerilogHDL 小数分频器

基于FPGA的以太网MII接口扩展设计与实现

要FPGA、功能经过扩展的以太网接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步缓冲和编解码器个部分组成。

2021-03-04 19:30:14 179KB 以太网Ｍ 奇偶分频器 编解码 异步双口

1

7-Verilog HDL二分频与三分频设计.7z

Verilog HDL实现奇偶分频器，二分频与三分频，Vivado仿真。

2021-03-04 09:06:21 107KB 二分频 三分频 VerilogHDL FPGA

分频器FD，压控振荡器VCO，PFD的verilogA模型

分频器FD，压控振荡器VCO，PFD的verilogA模型用于Cadance仿真

2021-03-03 17:09:42 17KB FD VCO PFD VerilogA

1

分频器设计.docx

FPGA的分频器设计

2021-02-02 21:03:05 193KB fpga

1

基于TS201+Stratix架构的UART设计

TS201+Stratix是一种越来越流行于数字信号处理的架构。在Stratix中编写时钟分频模块、数据接收通道和数据发送通道来组建UART，不但为TS201扩展了串行通信功能，而且节约了电路板的空间，充分体现了Stratix器件资源丰富、可扩展性强的优点。实际应用表明，此设计在串行数据的接收和发送方面工作稳定可靠。

2021-02-01 11:17:00 1002KB Stratix TS201 UART 时钟分频 数据发送通道 数据接收通道

1

基于FPGA的天线选通电路设计

本文通过使用VHDL语言对FPGA进行编程实现了某天线选通电路的设计，设计输出了8路打通天线振子的脉冲信号，且打通脉冲信号的有效电平严格依次出现，满足了系统原理对电路功能的要求，并在电路设计过程中利用Quartus II软件对天线选通电路进行了前期的功能仿真。

2021-01-29 14:11:15 1.01MB FPGA；VHDL；选通电路；分频

1

个人信息

热门下载

最新下载

其他资源