以下十一关，自测100分通过——
第1关：8位可控加减法电路设计
第2关：CLA182四位先行进位电路设计
第3关：4位快速加法器设计
第4关：16位快速加法器设计
第5关：32位快速加法器设计
第6关：5位无符号阵列乘法器设计
第7关：6位有符号补码阵列乘法器
第8关：乘法流水线设计
第9关：原码一位乘法器设计
第10关：补码一位乘法器设计
第11关：MIPS运算器设计
2021-04-01 19:49:46
538KB
1
Educoder平台，华中科技计算机组成原理实验-运算器(HUST)，1-11关circ完整文件，自己做的
2021-03-31 15:39:22
724KB
1
8位可控加减法器设计、32位算术逻辑运算单元ALU设计、四位先行进位74182、四位快速加法器 、8位快速加法器、16位快速加法器、5位阵列乘法、6位补码阵列乘法器等电路，已画好。alu自动测试是100分。
2021-03-30 11:37:57
710KB
1
8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计
2021-03-29 16:40:41
543KB
1
利用Proteus数字电路模拟软件制作的简单运算器设计。是数字逻辑的课程设计（湖工）。我使用的软件是Proteus 8，需要用这个版本的软件打开，版本7的话是打不开的。
2021-03-28 21:55:53
55KB
1
运算器设计实验，可以在logisim平台上运行，将cicr代码复制到EduCoder可以直接通过，华中科技大学谭志虎。本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内容。
2021-03-20 19:01:22
28KB
这个是运算器实验时我所写的vhdl代码和实验日志，基本上比较详尽的记录了我当时的心路过程，在这里上传上来，算是对我当时学习生活的一个记录，日后可以比较方便的进行查看
2021-03-10 21:05:35
2.06MB
1