基于MSP430的实时时钟显示。

本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计，该设计具备时间显示，准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作，然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合，通过后下载到正点原子新启点开发板上，在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。 1、能够用数码管或液晶屏显示时、分和秒（采用24小时进制）； 2、具有按键校时功能，对小时和分单独校时，对分校时时，停止向小时进位； 3、具有闹钟功能，闹钟铃声为自主设计的用蜂鸣器发出的声音； 4、通过按键设置闹钟功能，且自动停闹和手动操作停闹； 5、其它创意设计：增加闹钟模式开启指示灯和闹铃提示灯；可以作为秒表使用。

该程序用c语言编写，简单明了，便于c语言初学者调试，学习。用51单片机驱动8位数码管显示时间。

数字时钟-纯数据电路搭建-原理图PCB源文件

具有时、分、秒计数显示功能，以24小时循环计时，时钟计数显示时有LED灯的花样显示，具有调节小时、分钟及清零的功能。

基于FPGA的数字电子时钟，采用verilog语言编写，引脚已经设置好，直接运行上传即可使用。本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计，该设计具备时间显示，准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作，然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合，通过后下载到正点原子新启点开发板上，在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。 1、能够用数码管或液晶屏显示时、分和秒（采用24小时进制）； 2、具有按键校时功能，对小时和分单独校时，对分校时时，停止向小时进位； 3、具有闹钟功能，闹钟铃声为自主设计的用蜂鸣器发出的声音； 4、通过按键设置闹钟功能，且自动停闹和手动操作停闹； 5、其它创意设计：增加闹钟模式开启指示灯和闹铃提示灯；可以作为秒表使用。

（1）具有"秒"、"分"、"时"计时的功能，小时计数器按 24 小时制计时。 （2）具有校时的功能，能够对"分"和"小时"进行调整。 （3）扩展：闹钟系统和数字万年历系统。 数字电子钟的总体框图如下，由555定时器，计数器，显示器，译码器，矫正电路组成。555定时器构成的多谐振荡器产生秒脉冲信号，送入计数器计数，通过译码器译码后，由显示器显示出“年”、“月”、“周”、“日”、“时”、“分”、“秒”。对“时”、“分”信号的每一位编码与设定闹钟的信号编码进行对比，构成闹钟系统。

根据相位噪声测量相对于频率计算RMS时间抖动，请参阅： [1] - “振荡器相位噪声和采样时钟抖动”（RETHNAKARAN PULIKKOONATTU） 链接： https : //documents.epfl.ch/users/p/pu/pulikkoo/private/report_pn_jitter_oscillator_ratna.pdf [2] - “将振荡器相位噪声转换为时间抖动”ADI 公司 (ADI) 应用笔记 MT-008： 链接： http : //www.analog.com/en/content/0,2886,760__91502,00.html

C++小项目源码（模拟时钟）

java语言实现的简易时钟，通过一个定时器出发监听，对对初学者有用，大神略过。